République Algérienne Démocratique et Populaire Ministère de L'enseignement Supérieur et de la Recherche Scientifique

Université M'Hamed Bougara Boumerdes Faculté de Technologie



Département Ingénierie des Systèmes Electriques

Polycopié de Cours

Electronique des Impulsions

Aux étudiants Licence 3^{ème} Année Electronique

Réalisé par :

Dr. HARRAR Khaled

Maitre de conférences A à l'université de Boumerdes

Table des matières

Liste des figures et tableaux	V
Introduction générale	1
Chapitre 1 : Définitions et caractéristiques de l'impulsion	
1.1 Introduction	3
1.2 Types de signaux en électronique	3
1.3 Définitions	5
1.4 Signal carré ou rectangulaire	6
1.4.1 Signal positif	6
1.4.2 Signal positif et négatif	7
1.4.3 Signal positif oscillant entre deux valeurs E1 et E2	7
1.4.4 Signal négatif	7
1.5 Caractéristiques de l'impulsion	8
Chapitre 2 : Circuit RC en commutation	
2.1 Charge d'un condensateur	11
2.2 Décharge d'un condensateur	14
2.3 Graphe universel	16
2.4 Expression générale de l'équation de charge ou de décharge d'un condensateur	19
2.5 Tensions particulières	19
2.6 Formes des tensions d'un circuit RC	21
<u>Chapitre 3 :</u> Composants actifs en commutation	
3.1 Diode en commutation	23
3.1.1 Polarisation directe	24
3.1.2 Polarisation inverse	25
3.1.3 Schémas équivalents de la diode	25
3.1.3.1 Caractéristique parfaite : approximation 1	25

3.1.3.2 Caractéristique idéalisée : approximation 2	26
3.1.3.3 Caractéristique linéarisée : approximation 3	26
3.2 Transistor en commutation	27
3.2.1 Mode bloqué	29
3.2.2 Mode saturé	30
<u>Chapitre 4 :</u> Circuits de mise en forme	
4.1 Introduction	33
4.2 Ecrêteur à diode simple	33
4.2.1 Ecrêteur à diode en série	33
4.2.2 Ecrêteur à diode en parallèle	35
4.2.3 Ecrêteur à diode polarisée	35
4.2.3.1 Ecrêteur à diode polarisée en série	35
4.2.3.2 Ecrêteur à diode polarisée en parallèle	36
4.2.4 Ecrêteur à deux diodes polarisées	37
4.3 Ecrêteur à diode zener	38
4.3.1 Caractéristique de la diode zener	38
4.3.2 Ecrêteur à une diode zener	39
4.3.3 Ecrêteur à deux diodes zener tête-bêche	40
4.4 Détecteur de crête	42
4.4.1 Détecteur de crête simple	42
4.4.2 Détecteur de crête-à-crête	43
4.5 Amplificateurs opérationnels en régime non linéaire	44
4.5.1 Comparateur à un seuil	44
4.5.1.1 Comparateur à un seuil non-inverseur	45
4.5.1.2 Comparateur à un seuil inverseur	46
4.5.2 Comparateur à hystérésis	46
4.5.3 Trigger de Schmitt à amplificateur opérationnel	47
4.5.3.1 Trigger de Schmitt inverseur	47
4.5.3.2 Trigger de Schmitt non-inverseur	49
4.5.3.3 Trigger de Schmitt à portes logiques	51
4.5.3.4 Trigger de Schmitt à base du Timer NE555	52

Chapit	e 5:	Les	convertisseurs	analogiques	numériques	(CAN)	et
	n	umério	ques analogiques	s (CNA)			
5.1 Intr	oductio	on à la r	numérisation des s	signaux			
5.2 La c	onvers	ion ana	alogique-numériq	ue CAN			
	.2.1 Pr	rincipe	du CAN				
	5.2.2 Ca	aractér	istiques d'un CAN				
	5.2.3 Et	ude de	s exemples de CAN	1			
		5.2.3.1	Convertisseur à ir	itégration simpl	e rampe		
	!	5.2.3.2	Convertisseur à in	itégration doubl	e rampe		
	ļ	5.2.3.3	Convertisseur à a _l	pproximations s	uccessives		
	ļ	5.2.3.4	Convertisseur flas	sh (en parallèle)			
	5.2.4 Sp	oécifica	tions				
5.3 Circ	uit éch	antillo	nneur-bloqueur				
	5.3.1 Pr	incipe	de fonctionnemer	ıt			
	5.3.2 Cr	itères (de sélection des ci	rcuits échantillo	nneur-bloqueu	r	
5.4 Con	version	numé	rique analogique	CNA			
	5.4.1 Pr	incipe	de CNA				
1	5.4.2 Et	ude de	s exemples de CN	A			
	Į	5.4.2.1	Convertisseurs à r	ésistances pond	érées		
		5.4.2.2	Convertisseurs à 1	réseau R/2R			
3	5.4.3 Sp	oécifica	tions				
Chapit	<u>e 6 :</u> C	ircuits	à deux états : Le	s multivibrate	ırs		
6.1 Intr	oductio	on					
6.2 Circ	uit bist	table					
	5.2.1 Bi	stable :	à transistor				
	5.2.2 Bi	stable	à amplificateur op	oérationnel			
6.3 Mul	ivibra	teur as	table				
9)	5.3.1 As	stable à	transistors				
	5.3.2 As	stable à	amplificateur op	érationnel			
6.4 Mul	ivibra	teur mo	onostable				
9	.4.1 M	onosta	ble à transistors				

6.4.2 Monostable à AOP	88
6.4.3 Monostable à circuit intégré	93
6.4.4 Monostable non redéclenchable	95
6.4.5 Monostable redéclenchable	96
<u>Chapitre 7 :</u> Les générateurs de fonctions	
7.1 Introduction	98
7.2 Les générateurs de rampes	98
7.2.1 Générateur de courant constant	98
7.2.2 Intégrateur de Miller	100
7.3 Principe de génération d'un signal en dents de scie	101
7.4 Principe de génération d'un signal triangulaire	102
7.5 Principe de la conversion Triangle-Sinus	104
7.6 Générateurs de signaux avec des circuits intégrés	106
7.6.1 Génération de signaux carrés avec le Timer NE555	106
7.6.2 Génération d'impulsions avec le circuit intégré 71121N	108
7.6.3 Générateurs multifonctions avec le circuit intégré ICL8038	110
Références hibliographiques	111

Liste des figures

<u>Chapitre 1 :</u> Figure 1.1 : Types de signaux. (a) sinusoïdal, (b) carré ou rectangulaire, (c) triangulaire,	
(d) dents de scie, et (e) impulsions	4
Figure 1.2 : Valeurs caractéristiques d'un signal electrique	6
Figure 1.3 : Génération d'un signal strictement positif [0, E]	6
Figure 1.4 : Génération d'un signal avec deux piles inversées	7
Figure 1.5 : Génération d'un signal positif avec deux piles branchées dans le même sens	7
Figure 1.6 : Génération d'un signal négatif avec une pile inversée	8
Figure 1.7 : Paramètres décrivant une impulsion	9
Figure 1.8 : Signal carré réel avec surexcitations et rebondissements	9
Figure 1.9 : Caractéristiques temporelles d'une impulsion	10
Chapitre 2:	
Figure 2.1 : Montage de charge d'un condensateur	11
Figure 2.2 : Courbes de variations de $Uc(t)$, $U_R(t)$, et $i(t)$ pendant la charge de C. (a)	
courbe de charge de C, (b) courbe de tension aux bornes de R, et (c) courbe	
du courant lors de la charge	14
Figure 2.3 : Montage de décharge d'un condensateur	14
Figure 2.4 : Courbes de variations de $Uc(t)$, $U_R(t)$, et $i(t)$ pendant la décharge de C, (a)	
courbe de décharge du condensateur, (b) courbe de tension aux bornes de	
R lors de la décharge, et (c) courbe du courant lors de la décharge	16
Figure 2.5 : Graphes universels de $Uc(t)$, $U_R(t)$, pendant la charge de C, (a) graphe	
universel de la charge, (b) graphe universel de la tension aux bornes de R	
lors de la charge	18
Figure 2.6 : Graphes universels de $Uc(t)$, $U_R(t)$, pendant la décharge de C, (a) graphe	
universel de la décharge, (b) graphe universel de la tension aux bornes de	
R lors de la décharge	19
Figure 2.7 : Circuit RC avec tension d'entrée rectangulaire	20
Figure 2.8 : Constante de temps très faible $\tau << T$. La forme et l'amplitude Uc(t) est	
presque identique à celle de e(t)	21
Figure 2.9 : Constante de temps et période identiques τ = T . La charge de C n'atteint	
jamais la tension maximale d'entrée (E), et sa décharge n'atteint jamais la	
valeur inférieure de e(t)	22

Figure 2.10: Constante de temps très élevée $\tau >> T$. La forme de Uc(t) devient	
triangulaire et d'amplitude faible	22
Figure 2.11 : Constante de temps infinie $\tau \to \infty$. Le signal Uc(t) est une constante égale	
à la moyenne de e(t)	22
Chapitre 3:	
Figure 3.1 : Schéma d'une diode	23
Figure 3.2 : Caractéristique de la diode	24
Figure 3.3 : Polarisation directe de la diode	24
Figure 3.4 : Polarisation inverse de la diode	25
Figure 3.5 : Caractéristique parfaite de la diode	26
Figure 3.6 : Schéma équivalent et caractéristique d'une diode idéalisée	26
Figure 3.7 : Caractéristique d'une diode linéarisée	27
Figure 3.8 : Schéma équivalent d'une diode linéarisée en polarisation directe	27
Figure 3.9 : Transistor PNP et NPN	28
Figure 3.10 : Schéma équivalent d'un transistor en commutation	28
Figure 3.11 : Caractéristiques de sortie d'un transistor	29
Figure 3.12 : Montage d'un transistor en régime bloqué	30
Figure 3.13 : Schéma équivalent d'un transistor en régime de blocage	30
Figure 3.14 : Montage d'un transistor en régime saturé	31
Figure 3.15 : Droite de charge d'un transistor en commutation. Point A (régime saturé),	
et point B (régime bloqué)	31
Figure 3.16 : Schéma équivalent d'un transistor en régime de saturation	32
Chapitre 4 :	
Figure 4.1 : Ecrêteur à diode en série inférieur à zéro. (a) signal d'entrée, (b) circuit	
écrêteur, (c) signal de sortie, (d) caractéristique de transfert	34
Figure 4.2 : Ecrêteur à diode en série supérieur à zéro. (a) signal d'entrée, (b) circuit	
écrêteur, (c) signal de sortie, (d) caractéristique de transfert	34
Figure 4.3 : Ecrêteur à diode parallèle. (a) signal d'entrée, (b) circuit écrêteur, (c) signal	
de sortie, (d) caractéristique de transfert	35
Figure 4.4 : Ecrêteur à diode polarisée en série. (a) circuit type, (b) équivalent du circuit,	
(c) signal d'entrée, (d) signal d'entrée de la diode, (e) la sortie, (f)	
caractéristique de transfert	36

Figure 4.5 : Ecrêteur à diode polarisée parallèle. (a) signal d'entrée, (b) circuit écrêteur,	
(c) signal de sortie, (d) caractéristique de transfert	37
Figure 4.6 : Ecrêteur à 2 diodes polarisées. (a) signal d'entrée, (b) circuit écrêteur, (c)	
signal de sortie, (d) caractéristique de transfert	38
Figure 4.7 : Diode zener. (a) Caractéristique, (b) schéma équivalent	39
Figure 4.8 : Ecrêteur à une diode zener. (a) circuit, (b) circuit équivalent, (c) signal de	
sortie	40
Figure 4.9 : Ecrêteur à 2 diodes zener. (a) circuit, (b) circuit équivalent	41
Figure 4.10 : Schémas équivalents du circuit selon les alternances du signal d'entrée. (a)	
pour $e(t) > 0$, (b) pour $e(t) < 0$, (c) sortie $s(t)$	42
Figure 4.11 : Détecteur de crête. (a) signal d'entrée e(t), (b) circuit détecteur, (c) sortie	
s(t)	43
Figure 4.12 : Détecteur de crête-à-crête (doubleur de tension)	44
Figure 4.13 : Schéma d'un amplificateur opérationnel	44
Figure 4.14 : Schéma d'un comparateur non-inverseur. (a) circuit, (b) caractéristique de	
transfert, (c) chronogrammes d'entrée et de sortie	45
Figure 4.15 : Schéma d'un comparateur inverseur. (a) circuit, (b) caractéristique de	
transfert, (c) chronogrammes d'entrée et de sortie	46
Figure 4.16 : Trigger de Schmitt inverseur. (a) circuit à AOP, (b) Caractéristique de	
transfert	47
Figure 4.17 : Trigger de Schmitt non-inverseur. (a) circuit à AOP, (b) Caractéristique de	
transfert	49
Figure 4.18: Caractéristiques des portes logiques. (a) porte inverseuse, (b)	
caractéristique de transfert pour porte TTL, et (c) pour CMOS	51
Figure 4.19 : Trigger de Schmitt à portes logiques. (a) circuit, (b) caractéristique de	
transfert	52
Figure 4.20 : Timer NE555. (a) Brochage, (b) schéma synoptique fonctionnel	53
Figure 4.21: Montage trigger de Schmitt à base du NE555. (a) le circuit, (b)	
caractéristique de transfert	54
Chapitre 5 :	
Figure 5.1 : Conversion de CAN et CNA	56
Figure 5.2 : Etapes de CAN	57
Figure 5.3 : Schéma d'un CAN	57

Figure 5.4 : Caracteristique de transfert d'un CAN	58
Figure 5.5 : Exemple de l'erreur de quantification pour n égale à 3 bits	59
Figure 5.6 : Diminution de l'erreur	59
Figure 5.7 : CAN à intégration simple rampe	60
Figure 5.8 : Diagramme des temps	61
Figure 5.9 : CAN à intégration double rampe	62
Figure 5.10 : Sortie numérique	62
Figure 5.11 : CAN à approximations successives	63
Figure 5.12 : Diagramme des temps d'un CAN à approximations successives	64
Figure 5.13 : Schéma d'un convertisseur flash	65
Figure 5.14 : Convertisseur flash à 2 bits	65
Figure 5.15 : Allure d'un CAN flash à 2 bits	66
Figure 5.16 : Représentation de l'échantillonnage et le blocage de la tension d'entrée	67
Figure 5.17 : Principe d'un échantillonneur-bloqueur	67
Figure 5.18 : Schéma fonctionnel d'un CNA	68
Figure 5.19 : Courbe de transfert d'un CNA	69
Figure 5.20 : Convertisseur CNA à résistances pondérées	70
Figure 5.21 : CNA à réseau en échelleR-2R	71
Figure 5.22 : Principe du calcul de Vs pour le CNA. (a) calcul pour la première cellule,	
(b) calcul cumulé	71
Figure 5.23 : Temps de conversion d'un CNA	73
Figure 5.24 : Erreur de décalage	73
Figure 5,25 : Erreur de gain	74
Chapitre 6 :	
Figure 6.1 : Circuit bistable à transistor	76
Figure 6.2 : Chronogrammes de l'entrée et de la sortie du circuit bistable à transistor	77
Figure 6.3 : Circuit bistable à AOP	77
Figure 6.4 : Chronogrammes de l'entrée et de la sortie du circuit bistable à AOP	79
Figure 6.5 : Astable à transistors	80
Figure 6.6 : Signaux générés par le transistor 1	81
Figure 6.7 : Signaux générés par le transistor 2	82
Figure 6.8 : Montage astable à AOP	83
Figure 6.9 : Chronogrammes de l'astable à AOP	83

Figure 6.10 : Monostable à transistors	86
Figure 6.11 : Chronogrammes du monostable à transistors	87
Figure 6.12 : Montage monostable à AOP	88
Figure 6.13 : Chronogrammes du monostable à AOP	91
Figure 6.14 : Circuit monostable à base du timer NE555	93
Figure 6.15 : diagrammes de temps du monostable à timer NE555	94
Figure 6.16 : Monostable non redéclenchable	95
Figure 6.17 : Chronogrammes du monostable non redeclenchable	95
Figure 6.18 : Chronogrammes du monostable redeclenchable	96
Figure 6.19 : Monostable redéclenchable	97
Chapitre 7 :	
Figure 7.1 : Charge à courant constant. (a) sans condensateur, (b) avec condensateur	99
Figure 7.2 : Générateur de courant constant. (a) sans condensateur, (b) avec	
condensateur	99
Figure 7.3 : Intégrateur de Miller	101
Figure 7.4 : Principe de la génération d'un signal en dents de scie	102
Figure 7.5 : Chronogrammes de Vc(t)	102
Figure 7.6 : Montage intégrateur	102
Figure 7.7 : Signal triangulaire généré par l'intégrateur	104
Figure 7.8 : Principe de la conversion triangle-sinus. (a) Signal triangulaire, (b) fonction	
de transfert, (c) signal sinusoïdal	105
Figure 7.9 : Schéma de la conversion triangle-sinus. (a) Montage, (b) passage du signal	
triangulaire au signal sinusoïdal	106
Figure 7.10 : Le timer NE555. (a) Brochage, (b) schéma synoptique fonctionnel	107
Figure 7.11 : Montage à base du timer NE555 pour la génération de signal rectangulaire	108
Figure 7.12 : Signal de sortie	108
Figure 7.13 : Circuit intégré 74121N brochage et architecture interne	109
Figure 7.14 : Générateur d'impulsions 30ns	109
Figure 7.15 : Montage du générateur multifonction intégré ICL 8038	110

Liste des tableaux

Chapitre 2 :	
Tableau 2.1 : Valeurs de charge et de décharge	17
Chapitre 3:	
Tableau 3.1 : Régimes de fonctionnement d'un transistor bipolaire	29
Chapitre 4 :	
Tableau 4.1 : Table de vérité d'une bascule RS	54
Chapitre 5 :	
Tableau 5.1 : Exemple de CAN à 3 bits	64

Introduction générale

Le développement des performances des circuits électroniques, a abouti à un essor considérable des techniques de traitement des signaux numériques. Ces techniques de traitement utilisent comme support de l'information des signaux modélisables sous forme d'impulsions. L'avènement des signaux impulsionnels a suscité la communauté scientifique à développer un sous-domaine de l'électronique, appelé « Electronique des impulsions ».

Le présent polycopié s'adresse aux étudiants de Licence 3ème année en Electronique. Le contenu est en adéquation avec le programme national du module « électronique des impulsions » arrêté par le ministère. Ce document constitue un renforcement des connaissances dans le domaine de l'électronique. Ce cours s'articule principalement sur la commutation. Il a pour objectif de donner à l'étudiant une compréhension des principes de base de l'électronique impulsionnelle, à travers différents types de circuits (circuits actifs en commutation, circuits de mise en formes, générateurs de signaux, etc.).

Pour que l'étudiant puisse comprendre et suivre ce cours, des connaissances préalables sont indispensables, à savoir, l'électronique fondamentale 1 et 2, et les fonctions de l'électronique. A l'issue de ce cours, l'étudiant acquerra les compétences nécessaires pour la génération de n'importe quel signal impulsionnel. En outre, il conféra à l'étudiant la capacité d'analyse du fonctionnement d'un système électronique analogique aussi complexe soit-il.

Ce cours est divisé en sept chapitres :

Chapitre 1. Définitions et caractéristiques de l'impulsion : Ce chapitre introduit les différents types de signaux, ainsi que les caractéristiques de l'impulsion (amplitude, période, rapport cyclique, temps caractéristiques, etc.).

Chapitre 2. Circuit RC en commutation : Dans ce chapitre, la charge et la décharge d'un condensateur est traitée en détail. L'expression générale de la charge et de la décharge est décrite ainsi que les formes des tensions d'un circuit RC.

Chapitre 3. Composants actifs en commutation : Ce chapitre traite la diode et le transistor en commutation. Le mode blocage et le mode saturation sont présentés, ainsi que le schéma équivalent du transistor en commutation.

Chapitre 4. Circuits de mise en forme : Les montages écrêteurs et détecteurs de crêtes à base de diodes sont présentés dans ce chapitre. Les amplificateurs opérationnels en régime non linéaire sont abordés.

Chapitre 5. Les convertisseurs analogiques numériques (CAN) et numériques analogiques (CNA): Dans ce chapitre la conversion analogique numérique (CAN), et numérique analogique (CNA) sont détaillées. Plusieurs exemples de CAN sont décrits: convertisseur à intégration simple et double rampe, convertisseur à approximations successives, convertisseur flash, et circuit échantillonneur-bloqueur. Par ailleurs, des exemples sur la CNA sont exposés: les convertisseurs à résistances pondérées, et les convertisseurs à réseau R/2R.

Chapitre 6. Circuits à deux états - Les multivibrateurs : Ce chapitre est consacré aux multivibrateurs. Le circuit bistable, le circuit monostable, ainsi que le circuit astable sont présentés avec différents montages (à transistors et à ampli-op). Le circuit intégré monostable, les monostables redéclenchables et non redéclenchables sont aussi abordés.

Chapitre 7. Les générateurs de fonctions : Ce dernier chapitre traite les générateurs des différents signaux. Le principe de génération d'un signal en rampe, d'un signal en dents de scie, d'un signal triangulaire, et sinusoïdal sont présentés. Les générateurs de signaux en utilisant des circuits intégrés (NE555, SN74121, ICL8038, etc) sont exposés.


Définitions et caractéristiques de l'impulsion

1.1 Introduction

Un signal analogique est une grandeur physique qui peut prendre des valeurs continues dans le temps. Une impulsion est un signal electrique qui apparait de manière brève.

1.2 Types de signaux en électronique

Un signal electrique peut prendre différentes formes [1]. La Figure 1.1 montre les types de signaux les plus connus.






Figure 1.1: Types de signaux. (a) sinusoïdal, (b) carré ou rectangulaire, (c) triangulaire, (d) dents de scie, et (e) impulsions

Tout signal variable dans le temps est appelé signal composite :

$$U(t) = Uc + U_A(t)$$
Tension composite Tension continue Tension alternative

Si Uc = 0, le Signal composite est un signal alternatif.

Un signal electrique est caractérisé par :

- Sa forme d'onde
- Son amplitude

- Sa période (ou sa fréquence)

1.3 Définitions

Plusieurs paramètres sont décrits dans un signal electrique, ils sont représentés dans la Figure 1.2. Dans ce qui suit les définitions de ces paramètres est abordée [2]:

a- Amplitude (A): Différence entre sa valeur maximale et sa valeur moyenne.

$$A = U_{\text{max}} - U_{\text{moy}} \tag{1.1}$$

- b- Crête: Valeur extrême d'un signal (positive ou négative).
- c- Période : Le temps que met un signal pour revenir à sa position de départ. Le temps durant lequel le signal se reproduit identique à lui-même.
- d- Signal alternatif: Signal dont l'amplitude varie en fonction du temps.
- e- Signal continu: Signal stable et constant dans le temps.
- f- Impulsion positive : brève tension positive qui apparait dans une courte période.
- g Impulsion négative : brève tension négative qui apparaît dans une courte période.
- h- Amplitude crête à crête (Acc) : Différence entre sa valeur maximale et sa valeur minimale.

$$A_{cc} = U_{max} - U_{min} \tag{1.2}$$

i- Valeur moyenne (Umoy):

$$U_{\text{moy}} = \frac{Surface \ algébrique \ du \ signal}{T} \tag{1.3}$$

$$U_{moy} = \frac{1}{T} \int_{0}^{T} U(t) dt$$
 (1.4)

j- Valeur efficace (Ueff):

$$U_{eff}^{2} = \frac{1}{T} \int_{0}^{T} U^{2}(t) dt$$
 (1.5)




Figure 1.2 : Valeurs caractéristiques d'un signal electrique

1.4 Signal carré ou rectangulaire

Les signaux carrés ou rectangulaires sont très utilisés en électronique particulièrement en électronique des impulsions [3].

1.4.1 Signal positif

Ces signaux ont des valeurs uniquement positives.




Figure 1.3: Génération d'un signal strictement positif [0, E]

En fonction de la position de l'interrupteur K, on a (Figure 1.3):

Position A: Us = E

Position B: Us = 0

t₁ = t2 → Signal carré

 $t_1 \neq t_2 \rightarrow Signal rectangulaire$

La tension de sortie prendra deux valeurs suivant la position de l'interrupteur K (0 ou E), et suivant les valeurs des demi-périodes, on génère un signal carré ou rectangulaire.

1.4.2 Signal positif et négatif

Ce type de signaux ont des valeurs positives et négatives.




Figure 1.4 : Génération d'un signal avec deux piles inversées

Si une pile inversée (tension continue négative) est insérée dans la branche B, le signal de sortie prendra des valeurs négatives. Us(t) oscillera entre -E2 et E1 (Figure 1.4).

1.4.3 Signal positif oscillant entre deux valeurs E1 et E2

Ce type de signaux ont des valeurs uniquement positives non nulles.




Figure 1.5 : Génération d'un signal positif avec deux piles branchées dans le même sens

Pour des tensions continues strictement positives E1 et E2, le signal de sortie Us(t) prendra que des tensions positives (Figure 1.5).

1.4.4 Signal négatif

Ce type de signaux ont des valeurs uniquement négatives.




Figure 1.6 : Génération d'un signal négatif avec une pile inversée

Dans le cas où la tension d'entrée E est négative, on aura un signal de sortie négatif (Figure 1.6).

D'après la figure 1.3 on a :

 $T = t_1 + t_2$ (la période)

f = 1/T (la fréquence)

 $t_1 = T_{ON} = temps de fermeture$

 $t_2 = T_{OFF} = temps d'ouverture$

Si $t_1 \rightarrow 0$ on aura un signal impulsionnel (train d'impulsions)

1.5 Caractéristiques de l'impulsion

Un signal impulsionnel rectangulaire est décrit avec plusieurs paramètres [1]:

- Amplitude de l'impulsion A
- Période T
- Durée de l'impulsion
- Temps haut (TH)
- Temps bas (T_B)




Figure 1.7 : Paramètres décrivant une impulsion

En pratique les signaux ne sont pas parfaits. Le passage d'un état à un autre n'est pas instantané. Lors de la montée nous constatons une surexcitation du signal qui dépasse légèrement la valeur maximale puis revient à cette valeur au régime permanant. De même lors de la descente, le signal ne se stabilise pas directement à sa valeur minimale. En effet il y a des rebondissements de ce signal qui se manifestent par un dépassement de la valeur minimal vers le bas et une remontée légère du signal. Ce phénomène tend à se stabiliser au régime permanant pour rester à sa valeur minimale (Figure 1.8).




Figure 1.8 : Signal carré réel avec surexcitations et rebondissements

D'autres paramètres peuvent être décrits et estimés pour un signal electrique. Ces paramètres concernent la montée du signal et sa descente.




Figure 1.9 : Caractéristiques temporelles d'une impulsion

Temps de montée t_m : Intervalle de passage de l'impulsion de 10% à 90% de la valeur maximale au front montant.

$$t_{\rm m} = t_{90\%} - t_{10\%}$$
 (au front montant) (1.6)

Temps de descente t_d: Intervalle de passage de l'impulsion de 90% à 10% de la valeur maximale au front descendant.

$$t_{\rm m} = t_{10\%} - t_{90\%} \text{ (au front descendant)} \tag{1.7}$$

Durée de l'impulsion D : Intervalle de temps pendant lequel l'impulsion dépasse 50% de la valeur maximale.

$$D = t_{50\%} \text{ (au front descendant)} - t_{50\%} \text{ (au front montant)}$$
 (1.8)

- Temps de retard : C'est le temps que met l'impulsion pour arriver à 10% (tr = $t_{10\%}$).
- Rapport cyclique R : Ce paramètres concerne essentiellement un signal carré ou rectangulaire. Il est décrit par le rapport entre le temps haut (TH) et sa période (T). Il prend ses valeurs dans l'intervalle [0,1] ou en pourcentage [0%, 100%]

$$R = \frac{D}{T} = \frac{T_H}{T} \tag{1.9}$$

Circuit RC en commutation

2.1 Charge d'un condensateur

Soit le montage de la figure 2.1. Le condensateur C est alimenté par un générateur de tension E à travers une résistance R.




Figure 2.1: Montage de charge d'un condensateur

Le condensateur commence à se charger de sa valeur initiale U0 à travers R. U0 est la tension aux bornes de C avant le début de charge. Si le condensateur était initialement déchargé U0 = 0V [1].

On peut écrire:

$$E = U_c^c(t) + U_R(t) (2.1)$$

Telle que U_c^c la tension de charge du condensateur C.

$$U_R(t) = R \cdot i(t) \tag{2.2}$$

$$i_c = c \frac{dU_c}{dt} \tag{2.3}$$

$$E = \frac{1}{c} \int_{0}^{t} i(t) dt + R \cdot i(t)$$
 (2.4)

$$E = Ri(t) + U_c^c (2.5)$$

$$E = RC\frac{dU_c^c}{dt} + U_c^c \tag{2.6}$$

Ceci est une équation différentielle du 1er ordre avec second membre.

La solution de l'équation est la somme de la solution de l'équation sans second membre et la solution particulière [1].

1) Solution sans second membre:

$$RC\frac{dU_c^c}{dt} + U_c^c = 0 (2.7)$$

$$\frac{dU_c^c}{dt} = -\frac{U_c^c}{RC} \tag{2.8}$$

$$\frac{dU_c^c}{U_c^c} = -\frac{1}{RC}dt\tag{2.9}$$

$$\int \frac{dU_c^c}{U_c^c} = -\frac{1}{RC} \int dt \tag{2.10}$$

$$\ln U_c^c = -\frac{1}{RC}t + K_1 \tag{2.11}$$

$$U_c^c = e^{-\left(-\frac{1}{RC}t + K_1\right)} (2.12)$$

$$= e^{K1} e^{-\frac{1}{RC}t} (2.13)$$

$$=K_2.e^{-\frac{t}{RC}} \tag{2.14}$$

2) Solution particulière:

La solution particulière : $U_c^c = E$ (le condensateur aura atteint la tension maximale en fin de charge, régime permanent).

La solution de l'équation sera alors :

$$U_c^c = E + K_2 \cdot e^{-\frac{t}{RC}} (2.15)$$

Recherche des constantes:

Conditions initiales : $U_c^c(0) = Uo$ (tension au début de la charge). En remplaçant dans l'équation (1), on aura :

$$U0 = E + K2$$
 (2.16)

$$K2 = U0-E$$
 (2.17)

$$U_c^c(t) = E - (E - U_0) \cdot e^{-\frac{t}{RC}}$$
 (2.18)

Si Uo = 0 (condensateur initialement déchargé):

$$U_c^c(t) = E(1 - e^{-\frac{t}{RC}})$$
 (2.19)


Expression de la tension aux bornes de R. Selon la loi de maille on a :

$$E = Uc + U_R \tag{2.20}$$

$$U_R = E - Uc ag{2.21}$$

$$U_R(t) = (E - U_0) e^{-\frac{t}{RC}}$$
 (2.22)

Les courbes des signaux aux bornes de C et de R sont illustrées dans la figure 2.2 [1].






Figure 2.2 : Courbes de variations de Uc(t), $U_R(t)$, et i(t) pendant la charge de C. (a) courbe de charge de C, (b) courbe de tension aux bornes de R, et (c) courbe du courant lors de la charge

2.2 Décharge d'un condensateur

Pour décharger le condensateur C, on met un court-circuit aux bornes du générateur E (E = 0V), ce qui donne le montage de la figure 2.3 [3].

Le condensateur se décharge à partir de sa valeur initiale à travers R.




Figure 2.3 : Montage de décharge d'un condensateur

L'équation de maille est : $U_c^D(t) + U_R(t) = 0$. Avec U_c^D la tension aux bornes de C lors de la décharge.

En suivant les mêmes étapes que lors de la charge, on aboutira à l'équation différentielle suivante [2] :

$$U_c^D(t) + RC\frac{dU_c}{dt} = 0 (2.23)$$

La solution de cette équation est la même que la solution sans second membre lors de l'étape de charge. Ce qui va donner la solution suivante :

$$U_c^D(t) = K.e^{-\frac{t}{RC}} \tag{2.24}$$

De la même manière, on cherchera la constante K.

à t =
$$0 \rightarrow U_c^D = U_0' = K$$
.

Avec U_0' la tension initiale juste avant le début de la décharge de C.

$$U_c^D(t) = U_0' e^{-\frac{t}{RC}} (2.25)$$

Et donc

$$U_R(t) = -U_0' e^{-\frac{t}{RC}} (2.26)$$

On pose t_0' l'instant de début de décharge.

Quand e(t) = E (la tension d'entrée du circuit) passe de E (charge) à 0 (décharge) à t'_0

$$\Delta e = 0 - E = -E$$

 $U_R(t)$ subit la même variation $\Delta e = -E$ en passant de $(E-U_0')$ à $(-U_0')$. $U_c(t)$ ne subit aucune variation.

Quantité de charge emmagasinée q [4]:

$$q = C. U_c \ (coulomb) \tag{2.27}$$

Quantité d'énergie emmagasinée W [4]:

$$W = \frac{1}{2}C.U_c^2 \text{ (Joul)}$$
 (2.28)




Figure 2.4 : Courbes de variations de Uc(t), $U_R(t)$, et i(t) pendant la décharge de C, (a) courbe de décharge du condensateur, (b) courbe de tension aux bornes de R lors de la décharge, et (c) courbe du courant lors de la décharge

2.3 Graphe universel

Si les temps $t_0\,$ et $t_0'\,$ sont éloignés. Le condensateur C aura le temps de se charger complètement pour E.

On pose $U_0'=E$ (fin de charge et début de décharge). On suppose que U0=0 (C complètement déchargé).

Équation de charge :
$$U_c^c(t) = E(1 - e^{-\frac{t}{RC}})$$
 (2.29)

Équation de décharge :
$$U_c^D(t) = E e^{-\frac{t}{RC}}$$
 (2.30)


Si E = 1 V, on aura les variations de $U_c(t)$ donnés dans le tableau 2.1 :

t	Charge: $1 - e^{-\frac{t}{RC}}$	Décharge : $e^{-\frac{t}{RC}}$
RC	63%	37%
2RC	86%	14%
3RC	95%	5%
5RC	99%	1%

Tableau 2.1 : Valeurs de charge et de décharge

 $\tau = RC$

En pratique si $t \ge 5 \tau$, on suppose que la tension Uc(t) atteint sa valeur finale. On parle du régime permanant (figures 2.5 et 2.6) [2].







Figure 2.5 : Graphes universels de Uc(t), $U_R(t)$, pendant la charge de C, (a) graphe universel de la charge, (b) graphe universel de la tension aux bornes de R lors de la charge






Figure 2.6 : Graphes universels de Uc(t), $U_R(t)$, pendant la décharge de C, (a) graphe universel de la décharge, (b) graphe universel de la tension aux bornes de R lors de la décharge

2.4 Expression générale de l'équation de charge ou de décharge d'un condensateur

Si U_f est la tension finale de Uc quand t $\rightarrow \infty$, et si U_i la tension initiale de Uc (tension au début du processus de charge ou décharge).

$$U_c(t) = U_f - (U_f - U_i) e^{-\frac{t}{RC}}$$
 (2.31)

L'équation générale aux bornes de C est comme suit :

Pour la charge : Si $U_f = E$, $U_i = U_\theta$ alors :

$$U_c^c(t) = E - (E - Uo).e^{-\frac{t}{RC}}$$
 (2.32)

Pour la décharge : Si Uf = 0, $Ui = U'_0$ alors :

$$U_c^D(t) = U_0' e^{-\frac{t}{RC}} (2.33)$$

2.5 Tensions particulières

Soit le montage RC de la figure 2.7 avec e(t) signal rectangulaire dont les valeurs oscillantes entre E1 et E2. Les tensions particulière sont V_a , et V_b . V_b est la tension maximale de charge du condensateur C, et V_a est la tension minimale de décharge de C.




Figure 2.7 : Circuit RC avec tension d'entrée rectangulaire

Pendant la charge:

$$U_c^c(t) = E_2 - (E_2 - V_a) \cdot e^{-\frac{t}{RC}}$$
 (2.34)

Pendant la décharge :

$$U_c^D(t) = E_1 - (E_1 - V_b). e^{-\frac{t}{RC}}$$
(2.35)

Aux instants de commutations on a :

$$\begin{cases} U_c^c(t_1) = V_b = E_2 - (E_2 - V_a). e^{-\frac{t_1}{RC}} \\ U_c^D(t_2) = V_a = E_1 - (E_1 - V_b). e^{-\frac{t_2}{RC}} \end{cases}$$
(2.36)

En posant $\lambda_1 = e^{-\frac{t_1}{RC}}$ et $\lambda_2 = e^{-\frac{t_2}{RC}}$

La résolution de ce système d'équations donnera les valeurs Va et Vb suivantes [1]:

$$\begin{cases} V_{a} = \frac{E_{1}(1-\lambda_{2})+E_{2}(1-\lambda_{1})\lambda_{2}}{1-\lambda_{1}\lambda_{2}} \\ V_{b} = \frac{E_{2}(1-\lambda_{1})+E_{1}(1-\lambda_{2})\lambda_{1}}{1-\lambda_{1}\lambda_{2}} \end{cases}$$
(2.37)

Plusieurs cas se présentent selon les durées t1 et t2

$$\underline{\mathbf{Cas 1:}} \ \mathbf{t_1} >> \implies \lambda_1 = e^{-\frac{t_1}{RC}} = 0$$

Dans ce cas le condensateur a tout le temps pour se charger jusqu'à E2 (ici Vb atteint E2).

$$\Rightarrow \begin{cases} V_{a} = E_{1}(1 - \lambda_{2}) + E_{2} \lambda_{2} \\ V_{b} = E_{2} \end{cases}$$
 (2.38)

 $\underline{\mathbf{Cas}\; \mathbf{2}:}\; \mathsf{t_2} >> \implies \lambda_2 \; \backsimeq \; 0$

Dans ce cas le condensateur a tout le temps pour se décharger jusqu'à E_1 (ici V_a atteint E_1).

$$\Rightarrow \begin{cases} V_a = E_1 \\ V_b = E_2(1 - \lambda_1) + E_1 \lambda_1 \end{cases}$$
 (2.39)

<u>Cas 3:</u> $t_1 = t_2$ et $E_1 = 0$. Ici on suppose que $t_2 = t_B$ (en changeant le repère des temps sur t_1).

Dans ce cas e(t) est un signal carré avec une valeur inférieur nulle.

$$\Rightarrow \lambda_1 = \lambda_2$$

$$\begin{cases} V_{\rm a} = \frac{E_2 \lambda}{1+\lambda} \\ V_{\rm b} = \frac{E_2}{1+\lambda} \end{cases}$$
 (2.40)

2.6 Formes des tensions d'un circuit RC

Les signaux (tensions) aux bornes de C et R changent et dépendent principalement de la constante de temps $\tau = RC$ et de la période T . On a quatre cas $(\tau << T, \tau = T, \tau >> T, \tau \rightarrow \infty)$. Les figures 2.8, 2.9, 2.10, et 2.11 [1] montrent les différentes courbes de charge et décharge du condensateur ainsi que la tension aux bornes de R selon les valeurs de RC et de la période T. On peut remarquer que ces paramètres influent sur l'allure des chronogrammes.




Figure 2.8 : Constante de temps très faible $\tau \ll T$. La forme et l'amplitude Uc(t) est presque identique à celle de e(t).




Figure 2.9 : Constante de temps et période identiques τ = T. La charge de C n'atteint jamais la tension maximale d'entrée (E), et sa décharge n'atteint jamais la valeur inférieure de e(t).




Figure 2.10 : Constante de temps très élevée $\tau >> T$. La forme de Uc(t) devient triangulaire et d'amplitude faible.





Figure 2.11 : Constante de temps infinie $\tau \rightarrow \infty$. Le signal Uc(t) est une constante égale à la moyenne de e(t).

Composants actifs en commutation

3.1 Diode en commutation

La diode est un dipôle non linéaire qui ne laisse passer le courant que dans un seul sens. Elle est construite avec une jonction PN. En mode commutation elle joue le rôle d'un interrupteur ou de commutateur [3].






Figure 3.1 : Schéma d'une diode

Le courant qui traverse la diode suit un modèle exponentiel $I_D = f(V_D)$ [1]:

$$I_{D} = I_{s} \left[exp\left(\frac{eV_{D}}{KT}\right) - 1 \right]$$
(3.1)

Avec:

VD: Tension appliquée à la diode

Is: Courant de saturation

e: Charge de l'électron = - 1.6 10-19 C

K: Constante de Boltzmann = 1.38 10-23 J/K

T: Température absolue, en °K

A la température ambiante T = 27°C (300 °K), $\frac{e}{\kappa T} \cong 40$

→
$$I_D = I_s [exp(40V_D)-1]$$




Figure 3.2 : Caractéristique de la diode

3.1.1 Polarisation directe




Figure 3.3: Polarisation directe de la diode

La tension appliquée (VAK > 0) permet le passage d'un courant électrique de l'anode vers la cathode appelé courant direct.

Pour V > 0 $\exp(40 \text{ V}) >> 1 \rightarrow \text{ID} = \text{Is } \exp(40 \text{ V}).$

Dans le sens direct de la polarisation il y a présence de résistance dynamique ρ très faible. Quand la tension $V_{AK} > V_{seuil}$, le courant I_D augmente et la tension ne change pas beaucoup (Figure 3.2).

3.1.2 Polarisation inverse:




Figure 3.4 : Polarisation inverse de la diode

La tension appliquée (V_{AK} < 0) empêche le passage du courant. Le courant inverse est pratiquement nul.

En polarisation inverse, si la tension appliquée à la diode est inférieure à la tension de claquage inverse, exp(40 V_D) << 1, dans ce cas la caractéristique est une droite horizontale. I_D = - Is. Dans cette zone de polarisation, la résistance inverse Ri est très élevée [5].

Pour des valeurs élevées de tensions, le courant inverse augmente de façon exponentielle jusqu'à claquage de la jonction. Ce claquage est réversible si la puissance dissipée est supportable, sinon la diode est détruite en raison de l'échauffement causé par le passage excessif du courant.

Pour une diode au silicium, le courant Is double quand la température augmente de 6°C, et pour une diode au germanium, le courant Is double quand la température augmente de 10°C [5].

3.1.3 Schémas équivalents de la diode

3.1.3.1 Caractéristique parfaite : approximation 1

Dans ce cas on néglige la tension de seuil et la résistance dynamique de la diode. La caractéristique est donnée en Figure 3.5. En polarisation directe la diode est passante dès qu'on applique une tension >0 aux bornes de la diode (V_D=0, I_D>0). En polarisation inverse la diode est bloquée (VD<0, ID=0).

Dans ce cas on parle de diode parfaite et se comporte comme un interrupteur (en directe c'est un court-circuit, et en inverse c'est un circuit ouvert). $V_{seuil} = V_0 = 0$. $\rho = 0$, $I_s = 0$, $R_i = 0$ ∞ [6].




Figure 3.5 : Caractéristique parfaite de la diode

3.1.3.2 Caractéristique idéalisée : approximation 2



Figure 3.6 : Schéma équivalent et caractéristique d'une diode idéalisée

Dans ce cas on néglige la résistance dynamique de la diode, mais on tient compte de la tension de seuil V₀ ≠ 0. La diode idéalisée est l'équivalent d'une diode parfaite en série avec une tension de V₀ (Figure 3.6).

En polarisation directe [6]:

- $V_D = V_0$ et $I_D > 0$ (tension appliquée à la diode $\geq V_0$)
- $V_D < V_0$ et $I_D = 0$ (tension appliquée à la diode $< V_0$)

En polarisation inverse : $V_D < 0$ et $I_D = 0$

3.1.3.3 Caractéristique linéarisée : approximation 3

La caractéristique de la diode peut se rapprocher par deux portions de droites. Dans ce cas on ne néglige rien ($V_0 \neq 0, \rho \neq 0$).

La diode linéarisée est l'équivalent d'une diode parfaite en série avec une tension Vo et une résistance ρ [6].




Figure 3.7 : Caractéristique d'une diode linéarisée

En polarisation directe le schéma équivalent de la diode est donné par la Figure 3.8.




Figure 3.8 : Schéma équivalent d'une diode linéarisée en polarisation directe

En polarisation inverse la diode est équivalente à un circuit ouvert.

3.2 Transistor en commutation

Un transistor est un composant semi-conducteur à 3 électrodes actives. Il permet de contrôler un courant ou une tension sur l'électrode de sortie (le collecteur) grâce à une électrode d'entrée (La base). Le transistor est constitué par deux jonctions P et N, selon l'agencement on distingue deux types NPN et PNP (Figure 3.9).




Figure 3.9: Transistor PNP et NPN

Un transistor est utilisé en commutation lorsque son mode de fonctionnement s'apparente à un interrupteur. En réalité sa polarisation ne lui permet que deux modes de fonctionnement par opposition au fonctionnement en régime linéaire (amplification).




Figure 3.10 : Schéma équivalent d'un transistor en commutation

Le transistor peut fonctionner selon 3 régimes : bloqué, linéaire, saturé (Tableau 3.1).

Mode bloqué	Mode linéaire	Mode saturé	
Les jonctions Emetteur-	La jonction Base-Emetteur Les deux jonctions polarisée en direct, et la Emetteur-Base et Base		
Base			
et Base-Collecteur sont	jonction Base-Collecteur	Collecteur) sont polarisées	
polarisées en inverse.	polarisée en inverse.	en direct.	
$V_{BE} < 0$ et $V_{CB} > 0$.	$V_{BE} > 0$ et $V_{CB} > 0$.	$V_{BE} > 0$ et $V_{CB} < 0$.	

Tableau 3.1 : Régimes de fonctionnement d'un transistor bipolaire




Figure 3.11 : Caractéristiques de sortie d'un transistor

3.2.1 Mode bloqué

Pour bloquer un transistor on applique une tension ≤ 0. La Figure 3.12 montre les trois types de blocage d'un transistor.




Figure 3.12 : Montage d'un transistor en régime bloqué

Si la tension appliquée à la base du transistor $\langle V_{BE} \rightarrow I_B = 0$, $V_{CE} \approx V_{CC}$, le point de fonctionnement se trouve en bas de la droite de charge (point B en Figure 3.15).

A l'état bloqué le transistor est un interrupteur ouvert (Figure 3.13) [1].




Figure 3.13 : Schéma équivalent d'un transistor en régime de blocage

3.2.2 Mode saturé

Le régime saturé est atteint quand on applique une tension à la base très élevée (VBE (appliquée) > V0 (seuil)), I_B≠ 0, ce qui permet de placer le point de fonctionnement en haut de la droite de charge (point A en Figure 3.15) [1].




Figure 3.14 : Montage d'un transistor en régime saturé

$$\begin{cases} V_{BE} \approx V_{CB} \Longrightarrow V_{CE}(sat) = V_{CB} + V_{BE} \approx 0 \\ V_{CC} >> V_{CE}(sat). \end{cases}$$
 (3.2)

$$I_{Csat} \approx \frac{V_{CC}}{R_C}$$
 (3.3)

La tension V_{CE(sat)} n'est pas vraiment nulle, mais est très faible, de l'ordre de 0.3V




Figure 3.15: Droite de charge d'un transistor en commutation. Point A (régime saturé), et point B (régime bloqué)

A l'état saturé, le transistor est un interrupteur fermé non parfait. Le circuit de base comporte $V_{BEsat} > V0$ (Figure 3.16).




Figure 3.16 : Schéma équivalent d'un transistor en régime de saturation

Pour s'assurer de la saturation du transistor, on calcule Ic et I_B séparément. On sait que β (coefficient d'amplification du courant) est plus faible dans la zone de saturation que dans la zone linéaire β_{min} . La saturation est réalisée si [1]:

$$I_B > \frac{I_C}{\beta_{min}} \tag{3.4}$$

En pratique, il faut que I_B soit 2 à 3 fois > $\frac{I_C}{\beta_{min}}$

$$I_B = \alpha \frac{I_C}{\beta_{min}} \tag{3.5}$$

Avec α coefficient de saturation α = 2 à 3.

Circuits de mise en forme

4.1 Introduction


Les circuits de mise en forme sont des circuits qui permettent de transformer la forme d'un signal pour l'adapter à un autre étage d'un circuit électronique.


4.2 Ecrêteur à diode simple

L'écrêtage désigne la suppression d'une partie ou la totalité les alternances positives ou négatives d'un signal alternatif.

4.2.1 Ecrêteur à diode en série

Dans le montage de la Figure 4.1.b la diode considérée parfaite est en série avec le signal d'entrée e(t) [6].








Figure 4.1 : Ecrêteur à diode en série inférieur à zéro. (a) signal d'entrée, (b) circuit écrêteur, (c) signal de sortie, (d) caractéristique de transfert

L'écrêteur illustré dans la Figure 4.1 s'appelle écrêteur inférieur à 0 (< 0). En effet il écrête l'alternance négative. Si e(t) ≥ 0, la diode est passante (car polarisée en directe), elle se comportera comme un court-circuit (approximation 1). La sortie suivra l'entrée dans ce cas(s(t) = e(t)). Si e(t) < 0, la diode est bloquée et se comportera comme un circuit ouvert, et donc il n'y a plus de courant qui passe dans le circuit et la sortie s(t) = 0.

Si on inverse la diode on aura un écrêteur supérieur à zéro (>0), et les signaux de sortie et de transfert vont s'inverser (Figure 4.2).




Figure 4.2 : Ecrêteur à diode en série supérieur à zéro. (a) signal d'entrée, (b) circuit écrêteur, (c) signal de sortie, (d) caractéristique de transfert

4.2.2 Ecrêteur à diode en parallèle

Dans ce genre de montage on met la diode à la sortie du circuit. La cathode de la diode est reliée à la masse [7].

- Si $e(t) \ge 0$, la diode conduit, elle se comporte comme un court-circuit, donc s(t) = 0.
- Si e(t) < 0, la diode est bloquée, elle se comporte comme un court-ouvert, donc s(t)= e(t).




Figure 4.3 : Ecrêteur à diode parallèle. (a) signal d'entrée, (b) circuit écrêteur, (c) signal de sortie, (d) caractéristique de transfert

4.2.3 Ecrêteur à diode polarisée

Pour écrêter à un niveau supérieur à zéro (> 0) on ajoute une composante continue (DC) à la diode (en mettant en série avec la diode une pile).

4.2.3.1 Ecrêteur à diode polarisée en série

Soit le circuit de la Figure 4.4. La diode est supposée parfaite. Une alimentation stabilisée de tension E est placée en série avec la diode. L'entrée de la diode est alimentée avec une tension de e(t) + E. Le circuit de la figure 4.4.b est équivalent à celui de la figure 4.4.a [7].

- Si $e(t) + E \ge 0 \rightarrow e(t) \ge -E$. La diode est passante, elle se comporte comme un courtcircuit. \rightarrow s(t) = e(t) + E.
- Si $e(t) + E < 0 \rightarrow e(t) < -E$. La diode est bloquée, elle se comporte comme un courtouvert. \rightarrow s(t) = 0. En effet aucun courant ne passe dans la résistance.




Figure 4.4 : Ecrêteur à diode polarisée en série. (a) circuit type, (b) équivalent du circuit, (c) signal d'entrée, (d) signal d'entrée de la diode, (e) la sortie, (f) caractéristique de transfert

4.2.3.2 Ecrêteur à diode polarisée en parallèle

Le montage de la Figure 4.5 montre un circuit écrêteur à diode polarisée en parallèle. Dans ce cas on met la diode en série avec une pile, en sortie du circuit [1].

Si $e(t) \ge E$, la diode est passante (court-circuit) \rightarrow s(t) = E

Si e(t) < E, la diode est bloquée (circuit-ouvert), le courant qui passe dans le diode est nulle $(i_R(t) = i_d(t) = 0) \rightarrow s(t) = e(t)$.




Figure 4.5 : Ecrêteur à diode polarisée parallèle. (a) signal d'entrée, (b) circuit écrêteur, (c) signal de sortie, (d) caractéristique de transfert

4.2.4 Ecrêteur à deux diodes polarisées

Soit le circuit représenté en Figure 4.6. On veut écrêter un signal de part et d'autre de Esup et E_{inf} avec $E_{sup} > E_{inf}$ [7].

- Si $e(t) \ge E_{sup}$. D1 conduit et D2 bloquée. D1 se comporte en court-circuit, et la branche D2 est en circuit-ouvert donc id2(t) = 0. La sortie s(t) est aux bornes de E_{sup} , donc s(t) $= E_{\text{sup}}.$
- Si - E_{inf} < e(t) < E_{sup} . D1 et D2 sont bloquées, aucun courant ne passe dans le circuit. L'entrée est reliée directement à la sortie \rightarrow s(t) = e(t).
- Si $e(t) \le -E_{inf}$, D1 est bloquée et D2 conduit $\rightarrow s(t) = -E_{inf}$




Figure 4.6 : Ecrêteur à 2 diodes polarisées. (a) signal d'entrée, (b) circuit écrêteur, (c) signal de sortie, (d) caractéristique de transfert

4.3 Ecrêteur à diode zener

4.3.1 Caractéristique de la diode zener

La diode zener est un cas particulier de la diode à jonction, où en directe se comporte comme une diode simple, et en inverse comme un stabilisateur de tension (Figure 4.7.a). La diode zener est surtout exploitée en polarisation inverse où elle est équivalente à une diode parfaire en série avec un générateur de tension Vz et une résistance inverse Rz [7].




Figure 4.7 : Diode zener. (a) Caractéristique, (b) schéma équivalent

4.3.2 Ecrêteur à une diode zener

Soit le montage à diode zener de la Figure 4.8. L'entrée est un signal carré variant entre e_{min} et e_{max} . On suppose que Rz = 0 [1].

C'est un ecrêteur polarisé à 2 diodes (> Vz et < 0).

- Si $e(t) \ge Vz$, D1 est bloquée (circuit-ouvert), D2 est passante (court-circuit), s(t) = Vz.
- Si $0 \le e(t) < Vz$, D1 passante (court-circuit), D2 bloquée (circuit-ouvert), s(t) = 0.
- Si e(t) < 0, D1 passante (court-circuit), D2 bloquée (circuit-ouvert), s(t) = 0.





Figure 4.8 : Ecrêteur à une diode zener. (a) circuit, (b) circuit équivalent, (c) signal de sortie

4.3.3 Ecrêteur à deux diodes zener tête-bêche

Pour écrêter à deux tensions différentes, on peut placer deux diodes zener en tête-bêche. La Figure 4.9 montre le circuit type de deux diodes zener placées en tête-bêche (Figure 4.9.a). Pour simplifier ce circuit, on peut le remplacer par son équivalent (Figure 4.9.b) [1].






Figure 4.9 : Ecrêteur à 2 diodes zener. (a) circuit, (b) circuit équivalent

Le fonctionnement de ce circuit est régi par les alternances du signal d'entrée. Il n'y a que 2 diodes qui fonctionnent dans chaque cas.


1er cas : Si e(t) > 0, le schéma des diodes zener est représenté par le schéma équivalent de la Figure 4.10.a.

- Si $e(t) \ge Vz2$, D1 et D2 sont passantes (court-circuit), s(t) = Vz2.
- Si e(t) < Vz2, D1 et D2 sont bloquées (circuit-ouvert), s(t) = e(t).

2^{eme} cas : Si e(t) < 0, le schéma des diodes zener est représenté par le schéma équivalent de la Figure 4.10.b.

- Si $e(t) \le -Vz1$, D1 et D2 sont passantes (court-circuit), s(t) = -Vz1.
- Si e(t) > -Vz1, D1 et D2 sont bloquées (circuit-ouvert), s(t) = e(t).

Ce qui revient à dire que le circuit écrêteur à deux diodes zener montées en tête-bêche est un écrêteur polarisé à deux diodes >Vz2 et < -Vz1.






Figure 4.10 : Schémas équivalents du circuit selon les alternances du signal d'entrée. (a) pour e(t) > 0, (b) pour e(t) < 0, (c) sortie s(t)

4.4 Détecteur de crête

4.4.1 Détecteur de crête simple

Le circuit détecteur de crête permet de détecter la valeur crête d'un signal d'entrée, et donc il fournit un signal de sorti constant égale à la valeur maximale du signal d'entrée.

Le circuit présenté en Figure 4.11 donne un exemple d'un détecteur de crête [1].

Si e(t) > 0, la diode D est passante, et le condensateur C se charge jusqu'à la valeur crête de e(t) qui est e_{max} , et la diode reste toujours bloquée. $s(t) = e_{max}$.

Si e(t) < 0, la cathode de la diode est soumise à la tension e_{max} car le condensateur s'est chargé à emax. Donc la diode restera bloquée, et le condensateur ne se décharge pas, donc s(t) = emax.




Figure 4.11 : Détecteur de crête. (a) signal d'entrée e(t), (b) circuit détecteur, (c) sortie s(t)

Pour détecter la crête négative il suffit d'inverser la diode, ce qui permet de faire passer l'alternance négative.

4.4.2 Détecteur de crête-à-crête

Le détecteur de crête-à-crête fournit en sortie une tension égale à la valeur crête-à-crête de la tension d'entrée. Le circuit représenté en Figure 4.12 illustre un doubleur de tension [7].

- Si e(t) > 0, D2 bloquée, D1 conduit et C1 se charge jusqu'à emax.
- Si e(t) < 0, D1 bloquée, D2 conduit et C2 se charge jusqu'à emin.

Apres les deux alternances les deux condensateurs C1 et C2 seront chargés aux valeurs crêtes de la tension e(t). Ce qui va donner s(t) = Uc1 + Uc2

Si
$$|e_{max}| = |e_{min}| \rightarrow s(t) = 2.e_{max}$$




Figure 4.12 : Détecteur de crête-à-crête (doubleur de tension)

4.5 Amplificateurs opérationnels en régime non linéaire

L'amplificateur opérationnel (AOP) est un amplificateur différentiel qui amplifie une différence de potentiel électrique présente à ses entrées ($Ve = V_e^+ - V_e^-$). Le fonctionnement en régime non linéaire ou régime de commutation est conditionné par la contre réaction. Quand il n'y a pas de contre-réaction négative ou quand il y a réaction positive on parle de régime non linéaire [8].

Dans ce cas la sortie dépend que du signe de e :

- Si e > 0 $\rightarrow V_e^+ > V_e^- \Rightarrow Vs = V^+$
- Si e < 0 \rightarrow V_e^+ < $V_e^ \Rightarrow$ Vs = V^- On a aussi i+ = i- = 0




Figure 4.13 : Schéma d'un amplificateur opérationnel

4.5.1 Comparateur à un seuil

Le comparateur à un seuil permet de comparer la tension d'entrée (Ve) par rapport à une tension de référence généralement continue (Vo). Il y a deux types inverseur et noninverseur [9].

4.5.1.1 Comparateur à un seuil non-inverseur

Dans ce genre de montages la tension d'entrée Ve est appliquée à l'entrée non-inverseuse (+), et la tension de référence Vo est appliquée à l'entrée inverseuse (-).




Figure 4.14 : Schéma d'un comparateur non-inverseur. (a) circuit, (b) caractéristique de transfert, (c) chronogrammes d'entrée et de sortie

Soit le montage représenté en Figure 4.14.a:

- Si Ve(t) > Vo \rightarrow Vs(t) = V^+
- Si Ve(t) < Vo \rightarrow Vs(t) = V^-

Si Vo = $0 \rightarrow 0$ n parle de comparateur détecteur de passage par zéro.

4.5.1.2 Comparateur à un seuil inverseur

Dans ce genre de montages la tension de référence Vo est appliquée à l'entrée inverseuse (-), et la tension d'entrée Ve est appliquée à l'entrée + (non-inverseuse).

Soit le montage représenté en Figure 4.15.a [10]:

- Si Ve(t) < Vo \rightarrow Vs(t) = V^+
- Si Ve(t) > Vo \rightarrow Vs(t) = V^-




Figure 4.15 : Schéma d'un comparateur inverseur. (a) circuit, (b) caractéristique de transfert, (c) chronogrammes d'entrée et de sortie

4.5.2 Comparateur à hystérésis

Un comparateur à hystérésis est un comparateur à deux seuils (appelé aussi trigger de Schmitt) dont la tension de sortie Vs prend deux valeurs stables et distinctes V^+ ou V^- , en fonction de deux seuils (V_{ref}^+ ou V_{ref}^-), de la tension d'entrée Ve [9].

4.5.3 Trigger de Schmitt à amplificateur opérationnel

4.5.3.1 Trigger de Schmitt inverseur

Dans le cas d'un montage à trigger de Schmitt inverseur, la tension d'entrée Ve(t) est appliquée à l'entrée inverseuse de l'AOP (Figure 4.16.a) [10].




Figure 4.16 : Trigger de Schmitt inverseur. (a) circuit à AOP, (b) Caractéristique de transfert

Les équations de mailles du circuit de la Figure 4.16.a donnent :

$$V_{ref} + (R1 + R2) i = Vs$$
 (4.1)

$$\Rightarrow i = \frac{Vs - V_{ref}}{R1 + R2} \tag{4.2}$$

$$V_{R1} = R1 \times I \tag{4.3}$$

$$V_e^+ = V_{ref} + V_{RI} \tag{4.4}$$

$$V_e^+ = V_{ref} + R1 \left(\frac{V_{s-V_{ref}}}{R_{1} + R_{2}} \right) \tag{4.5}$$

En développant l'expression précédente, on aboutit à :

$$V_e^+ = \frac{R2}{R1 + R2} V_{ref} + \frac{R1}{R1 + R2} V_S \tag{4.6}$$

$$V_e^- = Ve(t) \tag{4.7}$$

- Condition 1 : Si $V_e^+ > V_e^- \rightarrow Vs = V^+$

- Condition 2 : Si $V_e^+ < V_e^- \rightarrow V_S = V^-$

Selon l'équation (4.6) on a :

 $V_e^+ = V_{ref}^+$ (valeur de Ve(t) supérieure) pour Vs = V^+ (car en remplaçant dans (4.6) Vs par V^+ , Ve+ devient élevé et donc Ve+ = V_{ref}^+)

 $V_e^+ = V_{ref}^-$ (valeur de Ve(t) inférieure) pour Vs = V^- (car en remplaçant dans (4.6) Vs par V^- , V_e^+ devient inférieure et donc V_{ref}^-)

Selon l'équation (4.6) et la condition 1 on a :

$$V_{ref}^{+} = \frac{R2}{R1 + R2} V_{ref} + \frac{R1}{R1 + R2} V^{+}$$
(4.8)

Selon l'équation (4.6) et la condition 2 on a :

$$V_{ref}^{-} = \frac{R2}{R1 + R2} V_{ref} + \frac{R1}{R1 + R2} V^{-}$$
(4.9)

Les tensions V_{ref}^+ et V_{ref}^- sont les tensions de commutation du trigger de schmitt.

Interprétation de la courbe (Figure 4.16.b) [1]:

On commence par les valeurs inférieures de Ve(t) et on augmente la tension. Tant que $Ve(t) < V_{ref}^+$ la sortie $Vs(t) = V^+$. Des que $Ve(t) > V_{ref}^+$, la sortie tombe à V^- .

De même en commence à diminuer Ve(t): tant que $Ve(t) > V_{ref}^-$, la sortie $Ve(t) = V^-$. Dès que $Ve(t) < V_{ref}^-$, la sortie remonte à V^+ .

La largeur de l'hystérésis est calculé par la différence des tensions référence.

$$\Delta V = V_{ref}^+ - V_{ref}^- \tag{4.10}$$

$$\Delta V = \frac{R1}{R1 + R2} (V^+ - V^-) \tag{4.11}$$

$$\operatorname{Si} V^{+} = -V^{-} \rightarrow \Delta V = \frac{2R1}{R1 + R2} V^{+}$$
 (4.12)

La tension au centre de l'hystérésis Vc :

$$Vc = \frac{V_{ref}^{+} + V_{ref}^{-}}{2} \tag{4.13}$$

$$Vc = \frac{R1}{2(R1+R2)}(V^{+} - V^{-}) + \frac{R2}{R1+R2}V_{ref}$$
(4.14)

Si $V^+ = -V^-$ alors:

$$Vc = \frac{R2}{R1 + R2} V_{ref} (4.15)$$

Si V_{ref} = 0 → Vc = 0, le trigger est dit centré.

4.5.3.2 Trigger de Schmitt non-inverseur

Dans le cas d'un montage à trigger de Schmitt non-inverseur, la tension d'entrée Ve(t) est appliquée à l'entrée non-inverseuse de l'AOP (Figure 4.17.a) [10].




Figure 4.17 : Trigger de Schmitt non-inverseur. (a) circuit à AOP, (b) Caractéristique de transfert

Les équations de mailles du circuit de la Figure 4.17.a donnent :

$$V_e^- = V_{ref} \tag{4.16}$$

$$V_e^+ = Ve + V_{R1} = Ve + R1 \times I \tag{4.17}$$

$$Ve = Vs - (R1 + R2)I$$
 (4.18)

$$\Rightarrow i = \frac{Vs - Ve}{R1 + R2} \tag{4.19}$$

$$V_e^+ = Ve + R1 \left(\frac{Vs - Ve}{R1 + R2} \right) \tag{4.20}$$

$$V_e^+ = \frac{R^2}{R^{1+R^2}} Ve + \frac{R^1}{R^{1+R^2}} Vs \tag{4.21}$$

- Condition 1 : $Si V_e^+ > V_{ref} \rightarrow Vs = V^+$
- Condition 2 : $Si V_e^+ < V_{ref} \rightarrow Vs = V^-$

Le but est de déterminer les tensions de commutation de Ve pour que la sortie Vs bascule de V^- à V^+ ou l'inverse.

Quelles sont donc les valeurs de V_{ref}^+ et V_{ref}^- ?

Selon l'équation (4.21) et la condition 1 on a :

$$\frac{R2}{R1+R2}Ve + \frac{R1}{R1+R2}Vs > V_{ref}$$
 (4.22)

$$Ve > \frac{R1+R2}{R2}V_{ref} - \frac{R1}{R2}V_{s}$$
 (4.23)

Selon la condition 1 on a $Vs = V^+$

$$Ve > \frac{R1+R2}{R2}V_{ref} - \frac{R1}{R2}V^{+}$$
 (4.24)

Si on regarde le côté droit de l'inéquation on déduit que c'est une valeur faible, donc c'est V_{ref}^-

$$V_{ref}^{-} = \frac{R1 + R2}{R2} V_{ref} - \frac{R1}{R2} V^{+}$$
 (4.25)

De la même manière:

Selon l'équation (4.21) et la condition 2 on a :

$$\frac{R2}{R1 + R2}Ve + \frac{R1}{R1 + R2}Vs < V_{ref}$$
 (4.26)

$$Ve < \frac{R1 + R2}{R2}V_{ref} - \frac{R1}{R2}V_{S} \tag{4.27}$$

Selon la condition 2 on a $Vs = V^-$

$$Ve < \frac{R1 + R2}{R2}V_{ref} - \frac{R1}{R2}V^{-} \tag{4.28}$$

Si on regarde le côté droit de l'inéquation on déduit que c'est une valeur élevée, donc c'est V_{ref}^+

$$V_{ref}^{+} = \frac{R1 + R2}{R2} V_{ref} - \frac{R1}{R2} V^{-} \tag{4.29}$$

$$\Delta V = V_{ref}^+ - V_{ref}^- \tag{4.30}$$

$$\Delta V = \frac{R1}{R2} (V^+ - V^-) \tag{4.31}$$

Si
$$V^+ = -V^- \rightarrow \Delta V = \frac{2R1}{R2}V^+$$
 (4.32)

$$Vc = \frac{V_{ref}^+ + V_{ref}^-}{2} \tag{4.33}$$

$$Vc = \frac{R1 + R2}{R2} V_{ref} {(4.34)}$$

4.5.3.3 Trigger de Schmitt à portes logiques

Il existe deux technologies de portes inverseuses TTL et CMOS qui diffèrent dans les valeurs des tensions de basculement de leurs états [1].

Pour des portes CMOS, Vol = 0, Voh = Vdd, et Vref = Vdd/2 avec Vdd tension d'alimentation ϵ [3, 15] V.




Figure 4.18 : Caractéristiques des portes logiques. (a) porte inverseuse, (b) caractéristique de transfert pour porte TTL, et (c) pour CMOS




Figure 4.19 : Trigger de Schmitt à portes logiques. (a) circuit, (b) caractéristique de transfert

La résistance R4 introduit une réaction positive.

On suppose que Ve(t) est largement supérieur à zéro (> 0). La sortie de N1 est à l'état bas Vol et celle de N2 à l'état haut Voh. Par R4 cette tension est reportée sur l'entrée de N1 qui renforce l'état dû à la tension d'entrée.

Si Ve(t) descend suffisamment bas, la sortie N1 bascule à Voh et celle de N2 vers Vol. Le basculement inverse est le même (Figure 4.19).

D'après le théorème de MILLMAN on a [1]:

$$V_e'(t) = \frac{\frac{Ve}{R3} + \frac{Vs}{R4}}{\frac{1}{R3} + \frac{1}{R4}}$$
(4.35)

$$V_e'(t) = \frac{R3 \, Vs + R4 \, Ve}{R3 + R4} \tag{4.36}$$

Selon les formules précédentes on a :

$$V_{ref}^{+} = \frac{R3 + R4}{R4} V_{ref} - \frac{R3}{R4} V_{ol}$$
 (4.37)

$$V_{ref}^{-} = \frac{R3 + R4}{R4} V_{ref} - \frac{R3}{R4} V_{oh} \tag{4.38}$$

$$V_{ref}^{+} = \frac{Vdd}{2} \left(1 + \frac{R3}{R4} \right) \tag{4.39}$$

$$V_{ref}^{-} = \frac{Vdd}{2} \left(1 - \frac{R3}{R4} \right) \tag{4.40}$$

4.5.3.4 Trigger de Schmitt à base du timer NE555

Le NE555 est un circuit intégré utilisé pour la temporisation. Il permet de générer des signaux rectangulaires (Figure 4.20). Le fonctionnement du timer (horloge) NE555 est


conditionné par la sortie de la bascule RS, qui elle-même conditionné par les sorties des comparateur 1 et 2 qui sont reliées aux entrée R et S respectivement.

Selon le principe du diviseur de tension, on a (Figure 4.20.b) [1]:

Si R1 = R2 = R3 = R, et Vcc = E, l'entrée inverseuse du 1^{er} comparateur $V_{e1}^- = \frac{2E}{3}$ V, et

l'entrée non-inverseuse du 2^{eme} comparateur $V_{e2}^+ = \frac{E}{3}$ V

La sortie de la bascule ne peut prendre que deux états 0 ou 1. La sortie Vs(t) = 0 ou E






Figure 4.20: Timer NE555. (a) Brochage, (b) schéma synoptique fonctionnel

Avec:

1: Masse

2: Declenchement

3: Sortie

4: RAZ

5: Commande

6: Seuil

7: decharge

8: Alimentation

R	S	Q	$ar{Q}$
0	0	Etat précédent	
0	1	1	0
1	0	0	1
1	1	Interdit	

Tableau 4.1 : Table de vérité d'une bascule RS




Figure 4.21 : Montage trigger de Schmitt à base du NE555. (a) le circuit, (b) caractéristique de transfert

La sortie Vs(t) peut prendre 0 ou +E suivant le niveau de la tension d'entrée Ve(t) par rapport aux tensions de basculement $V_{ref}^+=\frac{2E}{3}$ et $V_{ref}^-=\frac{E}{3}$. Ces deux tensions sont les tensions de référence des entrées des deux comparateurs, qui seront comparées à Ve(t) (Figure 4.20.b).

Les convertisseurs analogiques numériques (CAN) et numériques analogiques (CNA)

5.1 Introduction à la numérisation des signaux

Le monde réel est par nature est analogique. Les grandeurs physiques sont captées par des signaux analogiques. Depuis une trentaine d'années le traitement numérique a connu un grand essor par rapport au traitement analogique en raison des avantages que procure cette technique.

Le passage d'un signal analogique vers un signal numérique est assuré grâce à la conversion analogique numérique (CAN). De même, le passage d'un signal numérique vers un signal analogique s'effectue grâce à la conversion numérique analogique (CNA). La figure 5.1 montre le passage entre ces deux techniques.



Figure 5.1: Principe de CAN et CNA

5.2 La conversion analogique numérique CAN

5.2.1 Principe de CAN

La conversion analogique numérique consiste à convertir un signal analogique vers un signal numérique avec une fréquence d'échantillonnage déterminée. Un signal analogique

est défini par un signal continu en temps et en amplitude. Un signal numérique est un signal échantillonné et quantifié, discret en temps et en amplitude.

La conversion analogique numérique passe par trois étapes : l'échantillonnage temporel, la quantification, et le codage (Figure 5.2). Dans la phase d'échantillonnage, des échantillons sont prélevées du signal analogique avec un pas régulier (période d'échantillonnage Tech), ce qui produit un signal échantillonné discret Vech(k.Tech). Ce dernier est ensuite quantifié et donne un signal numérique Vq[k]. La quantification est liée à la résolution (nombre de bits). Dans l'exemple de la figure 5. 2, le signal peut prendre 8 amplitudes différentes (23) [11].

A partir d'un signal analogique Ve(t) le convertisseur le transforme en un mot binaire (Figure 5.3).




Figure 5.2 : Etapes de CAN




Figure 5.3 : Schéma d'un CAN

Le choix de la fréquence d'échantillonnage est important pour assurer un bon signal à la sortie. Si la fréquence maximale du signal analogique (Fmax) est égale à la fréquence d'échantillonnage (Fe), la reconstitution du signal sera impossible en raison de la perte d'information [11].

La condition nécessaire pour avoir un bon signal est décrite par le théorème de Shannon (F_e ≥ F_{max}). Si cette condition n'est pas respectée il y aura un phénomène appelé repliement spectral (aliasing).

5.2.2 Caractéristiques d'un CAN

Caractéristique de transfert : Pour un CAN à n bits, le nombre d'états possibles en sortie est 2^n , ce qui donne des signaux numériques codés en binaire dans l'intervalle $[0, 2^n - 1]$. Un CAN est caractérisé par sa plage de variation de la tension d'entrée analogique appelée pleine échelle (VPE) ou calibre. La figure 5.4 montre la caractéristique de transfert idéale en escalier pour un CAN à 3 bits [11].




Figure 5.4 : Caractéristique de transfert d'un CAN

Le quantum noté q, ou LSB (Least Significant Bit, le bit de poids faible) est défini comme étant la dimension de ces plages. Il est exprimé par :

$$q = \frac{V_{e, \text{ max}}}{2^n - 1} \tag{5.1}$$

Pour un calibre $V_{PE} = 10V$ et $n = 1 \rightarrow q = 5V$

Erreur de quantification : Le nombre que peut prendre le signal de sortie est de 2^n valeurs exactes. Les autres valeurs sont fausses, ce qui donne une erreur de quantification donnée par la figure 5.5.




Figure 5.5 : Exemple de l'erreur de quantification pour n égale à 3 bits.

Pour diminuer l'erreur de quantification on décale les valeurs de référence d'un demi quantum (Figure 5.6).




Figure 5.6: Diminution de l'erreur

5.2.3 Etude des exemples de CAN

5.2.3.1 Convertisseur à intégration simple rampe

Le principe de ce convertisseur est basé sur la conversion tension en fréquence [12].




Figure 5.7 : CAN à intégration simple rampe

Le condensateur de l'intégrateur se charge. La sortie V1 est appliquée à l'entrée inverseuse du deuxième comparateur. La tension analogique à convertir Ve est appliquée à l'entrée non inverseuse. Quand V1 = Ve, la sortie V2 du comparateur bascule. to étant l'instant du début de la conversion, et t1 l'instant de basculement. En utilisant une horloge de référence de période δ (sortie V3), la fonction logique "ET" entre les signaux horloge et le créneau de durée proportionnelle à Ve donne un nombre d'impulsions N tel que :

$$t_1 - t_0 = V_e \cdot \left(\frac{RC}{V_{\text{ref}}}\right) = N \cdot \partial$$
 (5.2)

Ce nombre d'impulsions est compté par un compteur binaire. On dispose ainsi, en sortie du compteur, d'un nombre binaire N proportionnel à Ve :

$$N = V_e \cdot \left(\frac{R \cdot C}{V_{\text{ref}} \cdot \partial}\right) \tag{5.3}$$




Figure 5.8 : Diagramme des temps

Le temps de conversion est proportionnel à la valeur N∂. Pour un CAN de 8 bits, la conversion de la tension maximale nécessitera de compter 255 impulsions. Par conséquent, avec une horloge de fréquence 1 Mhz, le temps de conversion sera de 255µs. Ce type de convertisseurs, économiques mais peu précis et lents, est amélioré en utilisant une conversion double rampe [12].

5.2.3.2 Convertisseur à intégration double rampe

Dans ce genre de convertisseurs, on applique la tension -Ve à l'entrée inverseuse du comparateur pendant un intervalle de temps Δt1 égale à N1 périodes d'horloge. À la fin de ce temps la tension de sortie V1 de l'intégrateur est [11]:

$$V_{1,i} = V_e \cdot \frac{\Delta t_1}{RC} = V_e \cdot \frac{N_1 \cdot \partial}{RC}$$
 (5.4)




Figure 5.9: CAN à intégration double rampe




Figure 5.10: Sortie numérique

La deuxième étape consiste à commuter l'entrée de l'intégrateur sur une tension de référence V_{ref} de polarité opposée à Ve, de sorte que la tension V1 décroît linéairement et le compteur est remis à zéro. Lors de cette décroissance, un comparateur détecte le passage par zéro de V1 et, à cet instant, arrête le comptage. Si N est le nombre emmagasiné dans le compteur, la durée de la décroissance est N d. Aussi on peut écrire :

$$V_{1,i} = V_{\text{ref}} \cdot \frac{N \cdot \partial}{RC} \tag{5.5}$$

Avec ces deux expressions, on peut écrire :

$$N = \frac{N_1 \cdot V_e}{V_{\text{ref}}} \tag{5.6}$$

5.2.3.3 Convertisseur à approximations successives

Le fonctionnement de ce convertisseur est illustré sur la figure 5.11. La logique de commande va commuter tour à tour les poids binaires, en commençant par les poids forts, suivant la sortie du comparateur V_{comp} donnant le résultat de la comparaison entre Ve et VCNA:

- Si Ve > V_{CNA} alors $V_{comp} = 1$ et le bit testé est forcé à 1;
- Si Ve < V_{CNA} alors V_{comp} = 0 et le bit testé est forcé à 0.

Cette méthode permet d'obtenir des temps de conversions identiques quelle que soit la tension à convertir (n commutations pour un convertisseur sur n bits) et surtout des temps de conversions très inférieurs aux précédents CAN, de l'ordre de quelques microsecondes. La précision de ce CAN est aussi liée à celle du CNA [12].




Figure 5.11: CAN à approximations successives




Figure 5.12 : Diagramme des temps d'un CAN à approximations successives

Exemple: Pour un CAN de 3 bits.

La sortie du CNA est une tension analogique Vs = q*N.

On prend q = 1V et Ve = 4.5V, le résultat de la conversion est donnée dans le tableau suivant:

N	Vs = q*N	V _{comp}	Commentaire		
100b = 4	4		Test du MSB : 4.5 > 4 on garde MSB à 1		
101b = 5	5	0 et on teste le bit suivant : 4.5 < 6 on remet le bit à 0			
110b = 6	6	0	4.5 < 5, le LSB = 0, le nombre cherché est 100b		

Tableau 5.1 : Exemple de CAN à 3 bits

5.2.3.4 Convertisseur flash (en parallèle)

Le convertisseur flash est un convertisseur très rapide. C'est un réseau de comparateur mis en parallèle. Un codage sur n bits nécessite 2ⁿ-1 comparateurs et 2ⁿ résistances. La conversion parallèle consiste à faire 2ⁿ-1 comparaisons simultanées, à l'aide de 2ⁿ-1 comparateurs, pour détecter la valeur N parmi les 2ⁿ possibilités qui est la plus proche de la tension analogique d'entrée Ve [11].




Figure 5.13 : Schéma d'un convertisseur flash

La figure 5.14 montre un exemple d'un CAN flash à 2 bits, il nécessite 4 résistances et 3 comparateurs.




Figure 5.14: Convertisseur flash à 2 bits

Vx	C2 C1 C0			b1 b0	
0 à 1.25V	0	0	0	0	0
1.25V à 3.75V	0	0	1	0	1
3.75V à 6.25V	0	1	1	1	0
> 6.25V	1	1	1	1	1




Figure 5.15: Allure d'un CAN flash à 2 bits

5.2.4 Spécifications

Les paramètres caractéristiques des CAN sont les mêmes que ceux des CNA, soit :

- Nombre de bits : n.
- Quantum de conversion : q ou valeur minimale de la tension d'entrée.
- Résolution : $r \approx 1/2^n$.
- Temps de conversion : durée écoulée entre l'instant d'apparition de l'impulsion de début de conversion et l'instant où la donnée est disponible sur le bus de sortie
- Caractéristiques électriques de la tension d'entrée et des sorties numériques.

De même, les erreurs, provoquant des distorsions de la courbe de transfert théorique :

- Erreur de quantification
- Erreur de décalage
- Erreur de gain
- Erreur de linéarité
- Erreur de précision

Les deux premières erreurs peuvent être corrigées par réglages extérieurs de composants discrets agissant sur l'offset ou le gain.

5.3 Circuit échantillonneur-bloqueur

5.3.1 Principe de fonctionnement

Un échantillonneur-bloqueur (E/B) est un dispositif permettant de garder l'amplitude d'un échantillon prélevé toutes les Te durant le temps de sa conversion. Ceci est important pour les signaux à variations rapides pour avoir une conversion significative. Sinon les échantillons arrivent et la conversion n'a pas le temps de s'effectuer (Figure 5.16).




Figure 5.16 : Représentation de l'échantillonnage et le blocage de la tension d'entrée

L'E/B fonctionne sur deux états (Sample - Hold). Dans la phase Échantillonnage E (Sample), il suit les variations instantanées du signal d'entrée ; Dans la phase Blocage (Hold) il conserve en mémoire la dernière valeur du signal analogique existant avant le passage en mode blocage (Figure 5.16). Souvent, les durées d'échantillonnage sont très réduites vis-à-vis des durées de blocage.

La figure 5.17 montre le schéma de principe d'un circuit E/B. Ce circuit se compose d'un interrupteur électronique qui permet l'isolement de l'entrée Ve par rapport à la sortie Vs lors du fonctionnement en bloqueur. La capacité C permet de mémoriser la dernière tension présente à ses bornes [12].




Figure 5.17 : Principe d'un échantillonneur-bloqueur

5.3.2 Critères de sélection des circuits échantillonneur-bloqueurs

L'impédance d'entrée des circuits échantillonneur-bloqueurs est très élevée (> $100~\text{M}\Omega$), permettant de prélever la tension à convertir sans perturber le signal. Les caractéristiques les plus importantes sont les caractéristiques dynamiques :

- Vitesse de décroissance (Droop rate) : pendant la phase « Bloqueur », la capacité de mémorisation se décharge très lentement : $qq\ 10\mu V/ms$;
- Temps d'acquisition : c'est le temps nécessaire pour avoir égalité entre la tension d'entrée et de sortie de l'échantillonneur-bloqueur. Ce temps va caractériser la fréquence maximale de fonctionnement du composant : qq 10 kHz à qq MHz ;
- Temps d'ouverture (Aperture delay) : ce temps exprime le retard effectif entre la fin de la phase d'acquisition et de début de maintien. C'est en fait le temps de commutation des interrupteurs commandés (qq 10 ns) ;

5.4 Conversion numérique analogique CNA

5.4.1 Principe de CNA

La conversion numérique analogique (CNA) consiste à transformer un signal numérique (sous forme binaire), en un signal analogique (Figure 5.18) [11]:

$$V_s = q \cdot (a_{n-1} \cdot 2^{n-1} + a_{n-2} \cdot 2^{n-2} + \dots + a_1 \cdot 2^1 + a_0)$$
 (5.7)




Figure 5.18: Schéma fonctionnel d'un CNA

La tension analogique maximale Vs max sera:

$$V_{s, \max} = q \cdot (2^n - 1) \tag{5.8}$$

Et la valeur minimale autre que $0: V_s$, min = q

La tension analogique de sortie pourra donc prendre 2ⁿ valeurs différentes que l'on peut écrire:




Figure 5.19: Courbe de transfert d'un CNA

5.4.2 Etude des exemples de CNA

5.4.2.1 Convertisseurs à résistances pondérées

Le convertisseur à résistances pondérées est basé sur la sommation de courants à l'aide d'un AOP (Figure 5.20). Les interrupteurs, correspondant aux bits a_0 à a_{n-1} , permettent de passer le courant aux résistances de valeurs croissantes dans le rapport 2, toutes alimentées par Vref. Par conséquent la résistance 2kR est parcourue par un courant deux fois moindre que la résistance 2k-1R. Les courants élémentaires, correspondant aux poids respectifs des bits, sont sommés par l'amplificateur opérationnel [11].




Figure 5.20 : Convertisseur CNA à résistances pondérées

Le courant de sortie i_s = Vs / R s'écrit :

$$\frac{V_s}{R} = -\left[\frac{V_{\text{ref}} \cdot a_{n-1}}{R} + \dots + \frac{V_{\text{ref}} \cdot a_1}{2^{n-2} \cdot R} + \frac{V_{\text{ref}} \cdot a_0}{2^{n-1} \cdot R}\right]$$
(5.10)

$$V_s = -V_{\text{ref}} \cdot \left[a_{n-1} + \dots + \frac{a_1}{2^{n-2}} + \frac{a_0}{2^{n-1}} \right]$$
 (5.11)

En essayant de retrouver la forme générale, ça donne :

$$V_{S} = \frac{-V_{\text{ref}}}{2^{n-1}} \cdot (a_{n-1} \cdot 2^{n-1} + a_{n-2} \cdot 2^{n-2} + \dots + a_{1} \cdot 2^{1} + a_{0})$$
 (5.12)

Le quantum de conversion q est donc :

$$q = -\frac{V_{\text{ref}}}{2^{n-1}} \tag{5.13}$$

5.4.2.2 Convertisseurs à réseau R/2R

Ce montage utilise deux valeurs de résistances simple et double (R et 2R). On utilise le théorème de thevenin pour calculer Vs (Figure 5.21).




Figure 5.21: CNA à réseau en échelleR-2R.

Thevenin permet de calculer le circuit équivalent à deux sources de tension, avec résistance interne, branchées en série. Chaque interrupteur est considéré comme une source de tension de résistance interne nulle : a_iV_{ref} ($a_i = 1$ ou 0). La figure 5.22.a montre le résultat obtenu en considérant la première cellule. La figure 5.22.b montre le résultat obtenu en utilisant le calcul précédent et la branche suivante.




Figure 5.22 : Principe du calcul de Vs pour le CNA. (a) calcul pour la première cellule, (b) calcul cumulé

Cette méthode conduit au résultat du calcul de Vs par [12]:

$$V_{S} = \frac{V_{\text{ref}}}{2^{n-1}} \cdot (a_{n-1} \cdot 2^{n-1} + a_{n-2} \cdot 2^{n-2} + \dots + a_{1} \cdot 2^{1} + a_{0})$$
 (5.14)

5.4.3 Spécifications

Les principales caractéristiques des convertisseurs N/A sont :

- Nombre de bits : n
- Quantum de conversion:

$$q = -V_{\text{ref}}/2^{n-1} \tag{5.15}$$

Valeur maximale de la tension de sortie :

$$V_{s, \max} = 2 \cdot V_{\text{ref}} \cdot \left[1 - \frac{1}{2^{n-1}}\right] \tag{5.16}$$

Ou

$$V_{s, \text{max}} = 2 \cdot V_{\text{ref}} \quad (n \text{ grand}) \tag{5.17}$$

Résolution : La résolution r d'un système est la plus petite valeur, ou incrément minimum, que ce système peut délivrer, ramenée à la valeur maximale. Soit pour un convertisseur N/A de n bits :

$$r = \frac{1}{2^n - 1} \tag{5.18}$$

Ou

$$r \approx \frac{1}{2^n}$$
 (*n* grand) (5.19)

Temps de conversion ou temps d'établissement : Le temps de conversion (settling time) est le temps qui s'écoule entre l'instant où la commande de conversion est faite et l'instant où la tension de sortie atteint sa valeur finale et ne s'écarte pas de celle-ci de plus de ±1/2 quantum. Le cas le plus défavorable est le passage de la tension de sortie nulle à la tension de sortie pleine échelle (figure 5.23).




Figure 5.23: Temps de conversion d'un CNA.

Erreurs:

Les erreurs, qui provoquent une distorsion de la courbe de transfert théorique, sont dues essentiellement aux résistances (précision et stabilité en température), aux interrupteurs analogiques (résistance d'ouverture Roff non infinie, résistance de fermeture Ron non nulle, stabilité en température) et à l'amplificateur opérationnel (tension de décalage, gain...) mais aussi au fonctionnement en dynamique [11]:

a) Erreur de décalage : L'erreur de décalage (offset voltage) consiste en une tension de sortie non nulle lorsque le code d'entrée est nul (Figure 5.24).




Figure 5.24 : Erreur de décalage

b) Erreur de gain ou erreur de facteur d'échelle : Cette erreur, souvent due à l'influence de la température, produit une variation proportionnelle de la tension de sortie par rapport à la tension théorique (Figure 5.25).




Figure 5.25: Erreur de gain

c) Erreur de linéarité différentielle : Dans la caractéristique idéale d'un CNA, deux transitions successives produisent une variation de la tension de sortie de ±q (±1 LSB). Dans la caractéristique réelle, la variation de sortie peut être plus petite ou plus grande que q. Cet écart définit la non-linéarité différentielle qui peut être exprimée en volts ou en LSB équivalent.

hapitre

Circuits à deux états : Les multivibrateurs

6.1 Introduction

Les circuits à deux états sont des montages générant des signaux ayant deux états : stables et instables. Les circuits à deux états stables s'appellent les bistables, pour les circuits a deux états instables on les appelle les astables, et pour les montages générant des signaux avec un état stable et un état instable se sont les monostables.

6.2 Circuit bistable

Un multivibrateur bistable appelé aussi flip-flop ou bascule, est un type de circuit dont la sortie change d'état lors de la modification de l'état d'une de ses entrées et qui garde cette position jusqu'à ce qu'un nouveau signal vienne rétablir la sortie à son niveau d'origine. Ce type de circuit possède deux entrées et une ou deux sorties. Les entrées sont appelées Set et Reset. L'activation de Set modifie l'état de la sortie, tandis que l'activation de Reset la renvoie à son état d'origine. Tous les multivibrateurs possèdent un état interdit, c'està-dire un état dans lequel le multivibrateur ne doit pas être. Cet état est créé quand l'entrée Set et l'entrée Reset sont actionnées en même temps. Les multivibrateurs bistables très utilisés dans les calculatrices, ils jouent le rôle de relais à 2 positions.

6.2.1 Bistable à transistor

Le bistable a transistor est réalisé en utilisant deux transistor identiques travaillant en mode commutation. Quand un transistor est saturé l'autre est bloqué, et vice versa. Le transistor reste dans un état (saturé ou bloqué), jusqu'à ce qu'il reçoit une impulsion pour qu'il change d'état. Le fonctionnement du bistable à transistor est donné dans la Figure 6.1.




Figure 6.1 : Circuit bistable à transistor

Les deux transistors ne peuvent pas être dans un même état car les deux côtés du circuit ne sont pas équilibrés. Un des transistors conduit plus que l'autre et le circuit se met dans l'un des deux états stables.

On suppose qu'à l'état initial T1 est bloqué et T2 est saturé. A l'instant t_1 on applique la première impulsion, le transistor T_1 se sature, ce qui met le collecteur de T_1 à la masse et entraı̂ne le blocage de T_2 . Après la disparition de l'impulsion à l'instant t_2 , la saturation de T_1 est maintenue à travers R_{C2} et R_{B1} . La tension V_S est sensiblement égale à V_{CC} . A l'instant $t=t_3$ on applique une impulsion négative à la base de t_1 . Le transistor T_1 se bloque et le blocage de T_1 entraı̂ne la saturation de T_2 . Après la disparition de l'impulsion, la saturation de T_2 est maintenue travers R_{C1} et R_{B2} . La sortie V_S =0. La Figure 6.2 montre les chronogrammes de l'entrée V_S et de la sortie V_S .

L'état initial des transistors est aléatoire, on ne peut pas prévoir quel transistor est bloqué et quel transistor est saturé. On peut avoir plusieurs façons de déclenchement du bistable. On peut avoir deux tensions d'entrées (Ve1 à la base de T1 et Ve2 à la base de T2). On peut aussi avoir deux sorties (Vs1 au collecteur de T1 et Vs2 au collecteur de T2).

Pour s'assurer de la saturation des transistors il faut que :




Figure 6.2 : Chronogrammes de l'entrée et de la sortie du circuit bistable à transistor

6.2.2 Bistable à amplificateur opérationnel

Le but de l'AOP est de l'utiliser comme comparateur. L'entrée Ve est soumise à l'entrée inverseuse (Ve-) de l'AOP. Celle-ci vient se comparer à l'entrée non-inverseur (Ve+). Si Ve-> Ve+ \rightarrow Vs = V- = -Vsat. Si Ve- < Ve+ \rightarrow Vs = V+= +Vsat. Ceci nous donne deux états stables. La figure 6.3 représente le circuit bistable en utilisant un AOP




Figure 6.3: Circuit bistable à AOP

En appliquant le diviseur de tension sur R1 on calcul Ve+:

$$Ve + = \frac{R1}{R1 + R2} Vs {(6.2)}$$

L'impulsion Ve doit être > Ve+.

A t = t0 en l'absence d'une impulsion $Ve = 0 \rightarrow Ve - < Ve + \Rightarrow Vs = Vsat$ A t = t1 une impulsion positive est appliquée à l'entrée (—) Ve = E0On a :

$$V_D = \frac{R1}{R1 + R2} V_S - E_0 < 0 \tag{6.3}$$

La sortie Vs va basculer vers l'autre état Vs = -Vsat

$$Ve+ = -\frac{R1}{R1 + R2} V_{sat} \tag{6.4}$$

Apres la disparition de l'impulsion à l'instant t2 on aura : Ve = 0

$$\Rightarrow V_D = -\frac{R1}{R1 + R2} V_{sat} - 0 < 0 \tag{6.5}$$

La sortie Vs reste au niveau bas.

A t = t3, une impulsion négative est appliquée à l'entrée (-) Ve = -E0

$$\Rightarrow V_D = -\frac{R1}{R1 + R2} V_{sat} + E_0 > 0 \tag{6.6}$$

La sortie bascule au niveau haut et on aura Vs = Vsat

$$Ve + = \frac{R1}{R1 + R2} V_{sat} \tag{6.7}$$

A t = t4, l'impulsion disparait (Ve = 0)

$$\Rightarrow V_D = -\frac{R1}{R1 + R2} V_{sat} - 0 > 0$$
 (6.8)

La sortie Vs de l'AOP reste au niveau haut. La Figure 6.4 illustre les signaux d'entrée et de sortie du bistable à AOP.




Figure 6.4 : Chronogrammes de l'entrée et de la sortie du circuit bistable à AOP

6.3 Multivibrateur astable

Le multivibrateur astable est un circuit ne possédant pas d'état stable. Il est aussi appelé oscillateur car il oscille entre deux états sans se stabiliser. Il est utilisant pour rythmer le fonctionnement des circuits électroniques séquentiels, en générant un signal d'horloge. L'astable peut être réalisé en utilisant différents composants : à transistor, à AOP, etc.

6.3.1 Astable à transistors

L'astable à transistor est constitué de deux étages amplificateurs à transistors couplés par deux condensateurs, raccordés croisés, utilisant la réaction positive pour s'entrainer mutuellement à la saturation et au blocage. Dans le multivibrateur astable, la sortie de chaque étage est reliée à l'entrée de l'autre par une liaison capacitive. Ce montage étant un oscillateur ne nécessite pas de circuit de commande.

Les valeurs des résistances sont choisies pour assurer la saturation complète des transistors ($R_{B1} < \beta R_{C1}$).




Figure 6.5 : Astable à transistors

On suppose qu'au début les condensateurs sont déchargés au moment de la mise sous tension, les deux condensateurs se chargent rapidement à travers Rc1 et Rc2 et les jonctions "base-émetteur". Les deux transistors T1 et T2 tendent à se saturer mais un transistor va se saturer avant l'autre (car le circuit n'est pas parfaitement équilibré). Si T1 se sature le premier (supposition), \Rightarrow $V_{CE1}=0$, la capacité C_1 est mise à la masse et on a $V_{C1}+V_{BE2}=0 \rightarrow V_{BE2}=-V_{C1}$. Le transistor T_2 se bloque, \Rightarrow C_2 se charge jusqu'à $V_{C2}=V_{CC}-V_{BE1}$ = 10 - 0,7 = 9,3V (tension d'entrée du circuit Rc2 C2). Une fois C2 chargé, la saturation de T1 est maintenue à travers RB1.

Le condensateur C₁ est lentement chargé en inverse à travers la résistance R_{B2} (car C1 est alimenté par Vcc et RB2 en inverse. La borne plus est à la masse). La tension Vc1 passe d'une valeur positive à une valeur négative et va tendre vers -10V (car Vcc est appliquée à la borne - de C1 à travers RB2), mais cette tension ne va jamais atteindre cette valeur. Pour $V_{C1}=-0.7V$ (donc $V_{BE2}=+0.7$), le transistor T_2 va se mettre à conduire et va se saturer, ceci va entraîner que V_{CE2}=0 ; V_{BE1}+V_{C2}=0 ; V_{BE1}=-V_{C2} et le transistor T₁ va se bloquer, le condensateur C₁ va se charger rapidement jusqu'à la valeur de 9,3V à travers R_{C1} (circuit Vcc-Rc1-C1-VBE2). Une fois C1 chargé, la saturation de T2 est maintenue à travers RB2. Le condensateur C2 est lentement chargé en inverse à travers RB1. La tension Vc2 passe d'une valeur positive à une valeur négative, lorsque V_{C2}=-0,7V. T₁ va se remettre à conduire et le cycle recommence.

Les Figures 6 et 7 montrent les signaux générés par les transistors 1 et 2. On vient bien à la sortie du collecteur de chaque transistor un signal carré qui est instable, d'où le nom d'astable. Les étages de droite et de gauche sont symétriques. Quand Vs1 et à l'état haut, Vs2 est à l'état bas, et vice versa.




Figure 6.6 : Signaux générés par le transistor 1




Figure 6.7 : Signaux générés par le transistor 2

On peut calculer t1 et t2 à partir de Vs1. En négligeant VBEsat et VCEsat, on a :

 $t1 = 0.69 R_{B1} C_2$

 $t2 = 0.69 R_{B2} C_1$

 $T = t1 + t2 = 0.69 (R_{B1} C_2 + R_{B2} C_1)$

6.3.2 Astable à amplificateur opérationnel

La figure 6.8 montre un montage d'un astable à AOP. On peut remarquer que l'AOP, R1, R2 et Vref représentent un trigger de Schmitt (comparateur à hystérésis). La sortie Vs peut prendre deux états distincts V^+ et V^- .

On peut considérer à l'état initial le condensateur est déchargé, donc Vc = 0, et $V_e^- = 0$. Comme V_{ref} est appliqué à Ve+ à travers R1, donc Ve+ > V_e^- . La sortie Vs se trouvera à V^+ . A cet instant le condensateur C commence à se charger à travers R vers sa valeur finale V^+ . Comme le montage est un trigger, dès que V_e^- atteint V_{ref}^+ = Vc, la sortie bascule à V^- .

A cet instant le condensateur C se décharge à travers R vers la valeur finale (V^-). Dès que V_e^- atteint V_{ref}^- = Vc, la sortie Vs repasse à V^+ , et le cycle recommence.

On aura un signal de sortie carré basculant entre deux états V^+ et V^- selon la charge et la décharge du condensateur C aux instant où $Vc = V_{ref}^+$, ou V_{ref}^- .

Les signaux de sortie et la tension aux bornes de C sont donnés en Figure 6.9.




Figure 6.8 : Montage astable à AOP




Figure 6.9 : Chronogrammes de l'astable à AOP

La période T = t1 + t2

Calcul de t1 et t2?

Selon la loi de charge et décharge d'un condensateur on a :

$$V_c(t) = V_f - (V_f - V_i) e^{-\frac{t}{RC}}$$
 (6.9)

Pendant la charge on a :

$$V_f = + V_{sat} = V^+ (6.10)$$

 $V_i = V_{ref}^-$ (tension précédente au borne de C). A t = t1 on a Vc(t1) = V_{ref}^+

$$V^{+} - (V^{+} - V_{ref}^{-}) e^{-\frac{t_{1}}{RC}} = V_{ref}^{+}$$
(6.11)

$$e^{-\frac{t_1}{RC}} = \frac{V^+ - V_{ref}^+}{V^+ - V_{ref}^-} \tag{6.12}$$

Apres développement on aboutira à :

$$t_1 = \tau \ln \frac{v^+ - v_{ref}^-}{v^+ - v_{ref}^+} \tag{6.13}$$

D'après les formules du trigger de Schmitt inverseur on a :

$$V_{ref}^{+} = \frac{R2}{R1 + R2} V_{ref} + \frac{R1}{R1 + R2} V^{+}$$
 (6.14)

$$V_{ref}^{-} = \frac{R2}{R1 + R2} V_{ref} + \frac{R1}{R1 + R2} V^{-}$$
 (6.15)

Généralement les AOP sont alimentés par deux tensions égales et symétriques.

$$V^+ = +Vsat$$

$$V^- = -Vsat$$

En remplaçant V_{ref}^+ et V_{ref}^- par leurs expressions dans l'expression de t1 on aura :

$$t1 = RC \ln \left[\frac{V_{sat} + \frac{R1}{R1 + R2} V_{sat} - \frac{R2}{R1 + R2} V_{ref}}{V_{sat} - \frac{R1}{R1 + R2} V_{sat} - \frac{R2}{R1 + R2} V_{ref}} \right]$$
(6.16)

Après simplifications on aboutira à cette expression :

$$t1 = RC \ln \left[\frac{1 + \frac{2R1}{R2} - \frac{V_{ref}}{V_{sat}}}{1 - \frac{V_{ref}}{V_{sat}}} \right]$$
(6.17)

Pour la décharge

$$V_f = -V_{sat} = V^-$$

 $V_i = V_{ref}^+$ (tension précédente au borne de C).

à t = t2 on a
$$Vc(t2) = V_{ref}^-$$

$$-V_{sat} - (-V_{sat} - V_{ref}^{+}) e^{-\frac{tz}{RC}} = V_{ref}^{-}$$
(6.18)

$$e^{-\frac{t^2}{RC}} = \frac{V_{ref}^- + V_{sat}}{V_{ref}^+ + V_{sat}}$$
(6.19)

Apres développement on aboutira à :

$$t_2 = \tau \ln \frac{V_{ref}^+ + V_{sat}}{V_{ref}^- + V_{sat}}$$
(6.20)

En remplaçant V_{ref}^+ et V_{ref}^- par leurs expressions dans l'expression de t1 on aura :

$$t1 = RC \ln \left[\frac{V_{sat} + \frac{R1}{R1 + R2} V_{sat} + \frac{R2}{R1 + R2} V_{ref}}{V_{sat} - \frac{R1}{R1 + R2} V_{sat} + \frac{R2}{R1 + R2} V_{ref}} \right]$$
(6.22)

Après simplifications on aboutira à cette expression :

$$t1 = RC \ln \left[\frac{1 + \frac{2R1}{R2} + \frac{V_{ref}}{V_{sat}}}{1 + \frac{V_{ref}}{V_{sat}}} \right]$$

Finalement T = t1 + t2

$$T = RC \ln \left[\frac{\left(1 + \frac{2R1}{R2}\right)^2 - \left(\frac{V_{ref}}{V_{sat}}\right)^2}{1 - \left(\frac{V_{ref}}{V_{sat}}\right)^2} \right]$$
(6.24)

Si $V_{ref} = 0 \rightarrow t1 = t2$ Et si R1 = R2 \rightarrow T = RC ln 9

6.4 Multivibrateur monostable

Le monostable est un circuit à deux états dont l'un stable et l'autre instable. En l'absence de signal extérieur, il restera indéfiniment dans l'état stable. Dès qu'un signal de déclenchement se présente à son entrée, il passera à l'état instable pendant une période de temps T, puis repasse à l'état stable. La durée T de cet état instable dépend plutôt d'un réseau RC. Le monostable réalise une fonction de temporisation pour déclencher un dispositif avec retardement.

6.4.1 Monostable à transistors

La Figure 6.10 montre un montage de monostable en utilisant des transistors. On considère que $V_{BEsat} = 0.7V$ et $V_{CEsat} = 0$.

(6.23)

Etat stable:

En l'absence de l'impulsion de déclenchement (Ve = 0) durant l'état stable, le transistor T₂ est saturé (base alimenté par Rc1). La saturation de T₂ entraîne le blocage de T₁ car le colleteur du T2 est mis à la masse. Le condensateur C se charge rapidement à travers Rc1 à une valeur $V_C = V_{CC} - V_{BE} = 9,3V$. La saturation de T_2 est maintenue à travers la résistance R_{B2}.

Etat instable:

Lorsqu'on applique une impulsion d'amplitude suffisante à la base de T₁, le transistor T₁ se sature et la saturation de T_1 bloque T_2 , car le collecteur de T_1 est mise à la masse \rightarrow V_C + V_{BE2} = 0. La saturation de T₁ est maintenue après la disparition de l'impulsion à travers les résistances Rc2 et RB1. Le condensateur C va se charger en sens inverse à travers RB2. La tension V_C va donc passer d'une valeur positive à une valeur négative (car la borne + de C est mise à la masse). Lorsque $V_C = -0.7V \Leftrightarrow V_{BE2} = 0.7V$, le transistor T_1 sera de nouveau bloqué, le système revient à son état initial. T = 0,7 R_{B2}C.




Figure 6.10: Monostable à transistors




Figure 6.11: Chronogrammes du monostable à transistors

La Figure 6.11 montre les signaux générés par le montage monostable à transistors. La durée de l'instabilité ΔT sur V_{BE2}

$$V_{BE2} = V_f - (V_f - V_i) e^{-\frac{t}{\tau}}$$
(6.25)

 $V_f = V_{CC}$; $V_i = -V_{CC}$ et $V_{BE2}(\Delta T) = 0$ (en négligeant V_{BEsat})

$$Vcc - (Vcc + Vcc) e^{-\frac{\Delta T}{R_{B2}C}} = 0$$
 (6.26)

En résolvant cette équation on aura $\Delta T = 0.69 R_{B2} C$

6.4.2 Monostable à AOP

La Figure 6.12 montre un exemple de montage de monostable à AOP. Il y a deux états l'état stable où Ve = 0, et l'état instable où Ve = Vo (courbe Ve en Figure 6.12).




Figure 6.12: Montage monostable à AOP

Pour l'état stable on a :

A $t = t_0$; on a $V_e = 0$ (aucune tension d'entrée);


Le courant traversant le condensateur C est nul (i = 0), car il ne doit ni se charger ni se décharger, il est dans son état stable. Il a atteint sa tension finale stable = $V_{sat} - V_{ref}$. En effet il a été chargé à sa tension (initialement avec Vs = Vsat et $Ve+ = V_{ref}$).

On a donc les expressions : $Ve^+ = V_{ref}$ et $V_S = V_{sat}$ et $V_C = V_{sat} - V_{ref}$

Pour l'état instable on a :

A $t = t_1$; $V_e = V_0$ (on injecte une impulsion $V_0 > V_{ref}$ pour faire basculer le système) $V_S = -V_{sat}$ car $V_D = V_{ref} - V_0 < 0$ (La résistance R1 ne rentre pas encore en jeux, c'est la limite du basculement).

La charge initiale du condensateur est V_{Ci} = V_{sat} -V_{ref}



Circuit de décharge

$$V_{ref} - (R1 + R2) i + V_{c} - V_{s} = 0$$
 (6.27)

$$\Rightarrow i = \frac{V_{ref} + V_c - V_s}{R1 + R2} = \frac{V_{ref} + V_{sat} - V_{ref} + V_{sat}}{R1 + R2}$$
(6.28)

$$Ve+ = V_{ref} - R1 \times i = V_{ref} - R1 \left(\frac{V_{ref} + V_{sat} - V_{ref} + V_{sat}}{R1 + R2} \right)$$
(6.29)

$$Ve+ = V_{ref} - \frac{2 R1 V_{sat}}{R1 + R2}$$
 (6.30)

Le condensateur va se charger en visant la valeur –Vsat – V_{ref} (car la fin de charge pour i = 0 est conditionné par Vs – V_{ref} . C'est la tension d'entrée du circuit (R1+R2) C (voir chapitre charge decharge C)).

Cette décharge se passe à travers les résistances R_1+R_2 tant que $Ve^+<0$; $V_S=-V_{sat}$ la fin de l'état instable correspond à $Ve^+=0$ (instant t_2).

En effet le basculement de l'AOP est conditionné par Ve+ par rapport à V_e^- . Comme Ve+ est négative (selon sa formule plus haut), même quand l'impulsion Vo disparait le système ne bascule pas car $V_e^-=0$ après disparition de l'impulsion. Il faut que Ve+ atteigne ou dépasse 0. Quand la tension aux bornes de C décroit exponentiellement, Ve+ croit exponentiellement.

A la fin de l'instabilité on basculement du système avec Vs = + Vsat A cet instant Ve+ = 0


$$\Rightarrow V_{ref} - R1 \frac{V_{ref} + V_c + V_{sat}}{R1 + R2} = 0$$

$$(6.31)$$

$$\Rightarrow V_c = V_{ref} \frac{R_2}{R_1} - V_{sat} \tag{6.32}$$

Etude de la phase de récupération :

A t = t2 il y'a basculement et on a Vs = Vsat. Le condensateur C va se charger à nouveau à la valeur Vsat - Vref



Circuit de charge

$$V_{ref} + (R1 + R2) i + Vc-Vs = 0$$
 (6.33)

$$\Rightarrow i = \frac{V_{sat} - V_c - V_{ref}}{R1 + R2} \tag{6.34}$$

$$Ve+ = V_{ref} - R1 \times i = V_{ref} + R1 \left(\frac{v_{sat} - v_{ref} \frac{R2}{R1} + v_{sat} - v_{ref}}{R1 + R2} \right)$$
(6.35)

Apres developpement on aboutit à l'expression :

$$Ve+ = \frac{2 R1 V_{sat}}{R1 + R2} \tag{6.36}$$




Figure 6.13 : Chronogrammes du monostable à AOP

La figure 6.13 montre les chronogrammes de fonctionnement du monostable pour Vo > 0

Calcul de la durée de l'instabilité :

Appliquons l'équation de charge/decharge à Ve+(t) :

$$V_e^+(t) = V_{ef}^+ - (V_{ef}^+ - V_{ei}^+)e^{-\frac{t}{\tau}}$$
(6.37)

On note V_{ef}^+ la valeur où tend la courbe à atteindre, et V_{ei}^+ la valeur de début de l'état instable de Ve+. On a $V_{ef}^+=V_{ref}$.

$$V_{ei}^{+} = V_{ref} - \frac{2 R1 V_{sat}}{R1 + R2}$$
 (6.38)

Si on prend notre origine des temps à t1, à t2 $V_e^+(\Delta T) = 0$

$$V_e^+(t) = V_{\text{ref}} - \left(V_{\text{ref}} - V_{\text{ref}} + \frac{2 R1 V_{sat}}{R1 + R2}\right) e^{-\frac{t}{\tau}}$$
(6.39)

$$V_e^+(t) = V_{\text{ref}} - \frac{2 R1 V_{sat}}{R1 + R2} e^{-\frac{t}{\tau}}$$
 (6.40)

$$V_e^+(t) = 0 (6.41)$$

$$e^{-\frac{t}{\tau}} = \frac{V_{ref}(R1+R2)}{2 R1 V_{sat}} \tag{6.42}$$

$$-\frac{t}{\tau} = \ln \frac{V_{ref}(R1+R2)}{2 R1 V_{sat}}$$
 (6.43)

$$\Delta T = \tau \ln \frac{2R1 V_{sat}}{(R1+R2)V_{ref}} \tag{6.44}$$

Apres l'état instable, Ve+ revient de façon exponentielle à son état stable (V_{ref}). Le temps de récupération ou de recouvrement T_R est estimé à 5τ .

Donc pour un bon fonctionnement du monostable, il faut que la $2^{\rm ème}$ impulsion soit appliquée après ($\Delta T + T_R$), pour laisser le système récuperer.

Periode du signal d'entrée Te > ΔT + TR

Si l'impulsion de declenchement est négative, les nouveaux chronogrammes seront symétriques par rapport à l'axe des temps, à ceux donnés en Figure 6.13.

6.4.3 Monostable à circuit intégré

La Figure 6.14 montre le schema du monostable en utilisant le circuit intégré NE555. L'entrée impulsionnelle est branchée à la broche 2. Un condensateur de 10nF est branché à la broche 5 pour diminuer le bruit.




Figure 6.14 : Circuit monostable à base du timer NE555

Pour etudier le fonctionnement de ce monostable, il faut se referer au schéma interne et la table de vérité de la bascule RS (Figure 4.20 et Tableau 4.1 du chapitre 4). A la mise sous tension la bascule RS est au repos (Q = '0', \bar{Q} = 1).

- Phase de la stabilité (état stable) : A t = t_0 , le condensateur C est complètement déchargé, $V_C=0$, $V_e=E$ et S=0; R=0, \bar{Q} =1 et Q=0. Le transistor étant saturé car la base est à l'état haut. La sortie Vs(t) est à l'état bas.
- Phase de l'instabilité (état instable) : A $t = t_1$ on applique une impulsion $V_e = 0V$; La sortie du comparateur 2 est à l'état haut \rightarrow la bascule RS est à état haut (S=1 et R=0 ; Q=1 et \bar{Q} =0). Le transistor se

bloque. La sortie Vs bascule à l'état haut. le condensateur se charge à travers R et vise la valeur E. Après la disparition de l'impulsion à l'instant $t=t_2$ on aura $V_e=E$; S=0 R=0 d'où Q=1 et $\bar{Q}=0$, le transistor reste bloqué. L'état instable va prendre fin lorsque $Vs_c=2E/3$

• Phase de récupération :

A $t=t_3$ on a V_C est légèrement supérieure à 2E/3 (R=1 et S=0 Q=0 et $\bar{Q}=1$), le transistor se sature et la patte 7 est mise à la masse, le condensateur C se retrouve en court-circuit et se décharge donc très rapidement et on se retrouve à l'état initial.

La Figure 6.15 donne le diagramme du temps du monostable à circuit intégré.




Figure 6.15 : diagrammes de temps du monostable à timer NE555

La durée de l'instabilité ΔT se calcule de Vc(t)

 $Vc_f = E$; $Vc_i = 0$ à ΔT on $Vc(\Delta T) = V_{ref}^+$

→ E-(E-0)
$$e^{-\frac{t}{\tau}} = V_{ref}^+$$
 (6.45)

En developpant et en remplacant ΔT dans t, on obtient :

$$\Delta T = R C \ln \left(\frac{E}{E - V_{ref}^{+}} \right)$$
 (6.46)

Si
$$V_{ref}^+ = \frac{2E}{3}$$
 donc $\Delta T = 1.1 R C$

6.4.4 Monostable non redéclenchable

Si une impulsion en entrée restera sans effet tant que la temporisation ne sera pas arrivée à son terme, on dit que le monostable est non redéclenchable.

La figure 6.16 montre un exemple d'un monostable non redéclenchable en utilisant une bascule D avec sa Table de vérité.




Figure 6.16: Monostable non redéclenchable




Figure 6.17: Chronogrammes du monostable non redeclenchable

A l'état initial, la sortie du monostable est à l'état bas. Si on applique à l'instant t1 une impulsion à l'entrée CK, la sortie passe au niveau haut ce qui permet de charger le condensateur C. L'entrée CLEAR devient active à l'instant t2, ce qui fait repasser Q au niveau bas. Le condensateur se décharge. A l'instant t3, le condensateur C est complètement déchargé. Une nouvelle impulsion peut être appliquée sur l'entrée CK (Figure 6.17).

6.4.5. Monostable redéclenchable

Un monostable est dite redéclenchable si la temporisation peut être réinitialisée avant d'être finie. Cela veut dire qu'une nouvelle impulsion de commande survenant pendant que le monostable est déclenché est prise en compte et prolonge l'impulsion de sortie d'une durée équivalente à celle écoulée entre le début de la première commande et le début de la seconde (Figure 6.18).




Figure 6.18: Chronogrammes du monostable redeclenchable




Figure 6.19: Monostable redéclenchable

La Figure 6.19 illustre un exemple d'un monostable redéclenchable. La différence avec le montage du monostable non redéclenchable est que la diode D est reliée à l'entrée CK.

Ce montage fonctionne avec une condition particulière pour le signal de commande. Il faut que ce dernier ait une durée supérieure à la constante de temps T du monostable. Ainsi, il s'agit d'un pseudo-monostable redéclenchable.

En effet, si l'entrée CK est ramenée prématurément au niveau L, la diode D, polarisée en direct, conduit et l'entrée CLEAR n'atteint jamais le niveau H puisque le condensateur C se décharge aussitôt. La sortie Q resterait donc en permanence à l'état H.

Pour le fonctionnement du circuit en monostable redéclenchable, il suffit après une première impulsion de commande, de ramener l'entrée au niveau L et immédiatement la ramener au niveau H avant que la période T ne se soit écoulée.

A chaque fois que l'entrée est ramenée au niveau L puis au niveau H, un nouveau cycle de charge du condensateur recommence.

Les générateurs de fonctions

7.1 Introduction

Les générateurs de fonctions sont des circuits qui permettent de générer des signaux électriques de différentes formes, à savoir : signaux sinusoïdaux, triangulaire, carrés, dents de scie, etc. Les signaux en dents de scie et triangulaires sont générés par la charge et la décharge d'un condensateur, avec une décharge plus rapide pour les signaux en dents de scie. Quant aux signaux sinusoïdaux sont obtenus par la mise en forme des signaux triangulaires.

7.2 Les générateurs de rampes

7.2.1 Générateur de courant constant

Soit le circuit de la figure 7.1.a Le courant de base Ib est exprimé par la relation [1]:

$$I_b = \frac{E_b - V_{be}}{R_b} \tag{7.1}$$

Le courant $I_c \approx \beta \ I_b$, et le courant émetteur I_e est constant





Figure 7.1 : Charge à courant constant. (a) sans condensateur, (b) avec condensateur

En mettant un condensateur C entre l'émetteur et la masse (Fig. 7.1.b), il va se charger par le courant Ie.

$$E_b = R_b I_b + V_{be} + V_c (7.2)$$

En raison de la charge du condensateur C, la tension Vc(t) est variable. Les courants Ib et Ie sont aussi variables. La charge de C ne se fait donc pas de façon linéaire. La solution serait d'éviter de mettre le condensateur C dans la même maille que VBE. Une première alternative est représentée par la figure 7.2.a. A partir de ce montage on a [1]:






Figure 7.2 : Générateur de courant constant. (a) sans condensateur, (b) avec condensateur

Par conséquent le courant de collecteur reste aussi constant. La charge de C se fait à courant constant, donc de manière linéaire. Seulement dans ce montage aucune des deux bornes du condensateur n'est reliée à la masse. Ceci ne permet pas l'utilisation directe de ce montage.

Une autre solution est d'utiliser un transistor de type PNP comme il est représenté par la figure 7.2.b. A partir de ce dernier montage, en négligeant le courant de base devant celui du pont constitué par R1 et R2 on peut écrire :

$$I_c \cong I_e = \frac{v_{Rc}}{R_c} \tag{7.4}$$

$$V_{RC} = \frac{R1}{R1 + R2} Vcc - V_{be} \tag{7.5}$$

Le courant de collecteur Ic est constant, et la charge est linéaire. Le montage de la figure 7.2.b constitue un générateur de courant constant classique.

7.2.2 Intégrateur de Miller

Le montage intégrateur permet d'intégrer la tension d'entrée. Le même courant parcourt le condensateur et la résistance R. La capacité est placée après la résistance (Figure 7.3).

$$Ve - R \times i + \varepsilon = 0 \tag{7.6}$$

$$Ve = R \times i \text{ (car } \varepsilon = 0)$$
 (7.7)

$$Vs + Vc + \varepsilon = 0 \tag{7.8}$$

$$Vs = -Vc \tag{7.9}$$

Comme
$$i = C \frac{dV_c}{dt}$$
 (7.10)

$$\Rightarrow Ve = RC \frac{dV_c}{dt} \tag{7.11}$$

et comme
$$Vs = -Vc \Rightarrow Ve = -RC \frac{dV_s}{dt}$$
 (7.12)

$$\Rightarrow Vs = -\frac{1}{RC} \int Ve \ dt \tag{7.13}$$

On retrouve en sortie l'intégrale du signal d'entrée. Donc, si on injecte une tension continue à l'entrée on aura en sortie une rampe.




Figure 7.3 : Intégrateur de Miller

7.3 Principe de génération d'un signal en dents de scie

Considérant le montage de la figure 7.4 auquel on applique à l'entrée un signal impulsionnel Ve(t). Durant l'état bas de Ve(t) le transistor est bloqué et le condensateur C se charge à travers la résistance Rc. Durant l'état haut de Ve(t), le transistor est saturé, le condensateur C se décharge rapidement à travers la faible résistance émetteurcollecteur du transistor. Ainsi le transistor joue le rôle d'un interrupteur commandé par le signal d'entrée Ve(t). La forme de la tension aux bornes de C est représentée par la figure 7.5.

Il apparaît à partir de cette figure que la tension Vc(t) est loin d'être en dents de scie du fait que la charge est exponentielle. Durant la durée de l'État bas du signal d'entrée, le signal Vc(t) a pour expression [2]:

$$V_c(t) = E(1 - e^{-\frac{t}{\tau}})$$
 (7.14)

Si cette durée est très faible, il est possible de faire l'approximation suivante :

$$e^{-\frac{t}{\tau}} \cong 1 - \frac{t}{\tau} \tag{7.15}$$

D'où:

$$Vc(t) \cong \frac{E}{\tau} \tag{7.16}$$

Ainsi Vc(t) varie linéairement pendant une courte durée, mais le niveau atteint reste extrêmement faible. La tension Vc(t) n'est donc d'aucune utilité pratique




Figure 7.4 : Principe de la génération d'un signal en dents de scie




Figure 7.5 : Chronogrammes de Vc(t)

7.4 Principe de génération d'un signal triangulaire




Figure 7.6 : Montage intégrateur

Soit le montage intégrateur de Miller de la figure 7.6. Le signal d'entrée Ve(t) est un signal rectangulaire variant entre Vmax et Vmin. Les niveaux haut et bas de Ve(t) ont une durée t1 et t2, respectivement [13].

Pendant la durée t1, Ve(t) est constant, on peut écrire :

$$i = \frac{Ve(t)}{R} = \frac{Vmax}{R} \tag{7.17}$$

L'amplificateur est supposé parfait. Le condensateur C va se charger à courant constant, et sa tension a pour expression:

$$Vc(t) = \frac{v_{max}}{RC}t + Vc(0)$$
 (7.18)

Le signal de sortie Vs(t) est lié à Vc(t) par la relation [1]:

$$Vs(t) = -Vc(t) \tag{7.19}$$

$$Vs(t) = -\frac{v_{max}}{RC}t + k1 \tag{7.20}$$

Avec k1 une constante.

Dans la première demi-période (t1), la pente ρ 1 du signal de sortie est négative (ρ 1 = -Vmax/RC). Vs(t) décroit linéairement.

Pendant la durée t2, on a :

$$Vs(t) = -\frac{v_{min}}{RC}t + k2 \tag{7.21}$$

Avec k2 une constante.

Dans la deuxième demi-période (t2), la pente ρ 2 du signal de sortie est positive (ρ 2 = -Vmin/RC), car Vmin est négative. Vs(t) croit linéairement.

Les signaux Ve(t) et Vs(t) sont représentés dans la figure 7.7.




Figure 7.7 : Signal triangulaire généré par l'intégrateur

7.5 Principe de la conversion Triangle-Sinus

Dans les générateurs de signaux, le signal sinusoïdal est obtenu à partir d'une mise en forme du signal triangulaire à l'aide d'un circuit non linéaire. Le principe consiste à arrondir les extrémités du signal triangulaire par un signal ayant une caractéristique de transfert convenable telle qu'elle est représentée dans la figure 7.8.

Une des méthodes de la transformation du signal triangulaire en un signal sinusoïdal est illustrée par le montage de principe de la figure 7.9.a

La tension d'entrée triangulaire et appliquée au niveau de la résistance R tant que e(t) reste inférieure, en valeur absolue à E1, les diodes D1, D1', D2, et D2' restent bloquées. Si le circuit d'utilisation branché à la sortie du réseau offre une très grande impédance par rapport à R, la tension de sortie s(t) reproduit fidèlement la tension d'entrée e(t) (Fig.7.9.a). C'est ce qu'on observe le long des segments AB, FG, GH et LM (Fig.7.9b).

Supposant, maintenant, que la tension d'entrée dépasse en valeur absolue la tension E1, sans atteindre E2, les diodes D1 et D1' conduisent respectivement pendant les alternances positives et négatives, et les résistances R1 ou R1' forment alors des diviseurs de tension avec R. Le signal de sortie croit moins vite que le signal d'entrée, et s(t) suit les segments BC, EF (pour l'alternance positive), puis HI, KL (pour l'alternance négative). Au-delà de

E2, les résistances R2 et R2' dérivent à leur tour une partie du signal d'entrée et s(t) suit les segments CD, DE, IJ, et JK (Fig.7.9.b).

Par cette méthode, on remplace donc les triangles par un signal formé d'une suite de segments plus ou moins inclinés. Avec un nombre suffisant de points de cassure, et en choisissant convenablement les tensions seuil successives, on peut donner à s(t) une forme extrêmement voisine de la sinusoïdale (signal pseudo-sinusoïdal).





Figure 7.8: Principe de la conversion triangle-sinus. (a) Signal triangulaire, (b) fonction de transfert, (c) signal sinusoïdal






Figure 7.9 : Schéma de la conversion triangle-sinus. (a) Montage, (b) passage du signal triangulaire au signal sinusoïdal

7.6 Générateurs de signaux avec des circuits intégrés

7.6.1 Génération de signaux carrés avec le timer NE555

Le NE555 est un circuit intégré utilisé pour la temporisation. Il permet de générer des signaux rectangulaires (Figure 7.10). Le fonctionnement du timer (horloge) NE555 est conditionné par la sortie de la bascule RS, qui elle-même conditionné par les sorties des comparateur 1 et 2 qui sont reliées aux entrée R et S respectivement [6].

Selon le principe du diviseur de tension, on a (Fig.7.10.b):

Si R1 = R2 = R3 = R, et Vcc = E, l'entrée inverseuse du 1er comparateur $V_{e1}^- = \frac{2E}{3}$ V et l'entrée non-inverseuse du 2^{eme} comparateur $V_{e2}^+ = \frac{E}{3}$ V

La sortie de la bascule ne peut prendre que deux états 0 ou 1, donc la sortie (broche 3) Vs(t) = 0 ou E, suivant le niveau de la tension d'entrée (broches 2 et 6) Ve(t) par rapport aux tensions de basculement $V_{ref}^+ = \frac{2E}{3}$ et $V_{ref}^- = \frac{E}{3}$. Ces deux tensions sont les tensions de référence des entrées des deux comparateurs, qui seront comparées à Ve(t) (Fig.7.10.b).




Figure 7.10: Le timer NE555. (a) Brochage, (b) schéma synoptique fonctionnel

Avec:

1: Masse

2: Declenchement

3: Sortie

4: RAZ

5: Commande

6: Seuil

7 : decharge

8: Alimentation

R	S	Q	$ar{Q}$
0	0	Etat précédent	
0	1	1	0
1	0	0	1
1	1	Interdit	




Figure 7.11 : Montage à base du timer NE555 pour la génération de signal rectangulaire

Comme le timer se trouve dans un état ou dans l'autre 0 ou E, on suppose que la sortie Vs(t) est à l'état haut. Le transistor interne (Figure 7.10.b) est bloqué car sa base est à niveau bas. Le condensateur C se charge travers les résistances $R+R_b$ vers E. Dès que Vc(t) atteint $V_{ref}^+ = \frac{2E}{3}$, le comparateur interne 1 passe à l'état haut, ce qui conduit la sortie Vs(t) à l'état bas. Le transistor interne se sature et met le condensateur à la masse et se décharge à travers Rb. Ensuite, Dès que Vc(t) atteint $V_{ref}^- = \frac{E}{3}$, le comparateur interne 2 actionne la bascule RS, ce qui conduit la sortie 3 Vs(t) au niveau haut et le cycle recommence. Le schéma de montage de la génération de signaux rectangulaire est présenté dans la figure 7.11. Le signal de sortie Vs(t) est illustrée dans la Figure 7.12 [1].




Figure 7.12 : Signal de sortie

7.6.2 Génération d'impulsions avec le circuit intégré 71121N

Les circuits intégrés TTL permettent de réaliser des générateurs d'impulsions dont la durée atteint quelques nanosecondes, très utiles pour tester les équipements fonctionnant à des fréquences élevées ou sur signaux à fronts très raides. Le 74121 N et un circuit intégré TTL, dans ce domaine, présente un intérêt tout particulier. Le 74121N et un circuit intégré TTL, dans ce domaine, présente un intérêt tout particulier.

La figure 7.13 donne les caractéristiques topologiques du circuit 74121N, ainsi que sa structure interne, très schématisée Ce circuit peut-être déclenché sur front de montée ou de descente du signal de commande qui peut être appliqué à trois entrées différentes (3-4-5); la sortie de ce circuit est double, deux signaux Q et \bar{Q} en opposition de phase étant respectivement disponible en 6 et 1. La figure 7.14 montre le principe de la génération d'impulsions [13].




Figure 7.13 : Circuit intégré 74121N brochage et architecture interne




Figure 7.14: Générateur d'impulsions 30ns

7.6.3 Générateurs multifonctions avec le circuit intégré ICL8038

Il existe plusieurs circuits intégrés qui réalisent la fonction de génération de signaux. Certains sont spécifiques à un seul type de signaux, d'autres permettent par contre de générer plusieurs types de signaux comme le ICL8038 d'INTERSIL.

La figure 7.15 illustre le montage de base du générateur ICL8038, à fréquence fixe et à rapport cyclique de 50%. La fréquence des signaux de sortie est donnée par la relation suivante [1]:

$$f = \frac{0.3}{RC} \tag{7.22}$$

Le circuit intégré est conçu pour fonctionner dans une plage de fréquence s'étendant de 0,001Hz jusqu'à quelques centaines de kilohertz. Les amplitudes crête à crête des signaux carrés, triangulaires et sinusoïdales sont, Vcc, 0.33Vcc, et 0,22Vcc, respectivement. Le signal triangulaire évolue entre 2/3Vcc et 1/3Vcc, le signal carré à son palier inférieur sensiblement au niveau de la masse, tandis que le palier supérieur atteint +Vcc. quant aux sinusoïdes, elles sont centrées à Vcc/2.

Il est possible d'obtenir des signaux de sortie tous centrés sur la masse, en alimentant le circuit à l'aide de deux tensions symétriques. L'ajustable AJ permet d'ajuster au mieux la symétrie des signaux. Le potentiomètre P permet de minimiser la distorsion des sinusoïdes.




Figure 7.15 : Montage du générateur multifonction intégré ICL 8038

Références Bibliographiques

- [1] S. Boubeker, Electronique des impulsions, OPU, 1999.
- [2] G. Metzger, J.P. Vabre, Electronique des impulsions, Tome 1, Circuits à éléments localises, 3e édition; Masson, 1985.
- [3] A. P. Malvino, D. Bates, Principes d'électronique, 8e Edition, Dunod, 2016.
- [4] B. Latorre, C. Berland, F. Dieuleveult, C. Delabie, O. Français, P. Poulichet, Électronique analogique - Composants et systèmes complexes, Dunod, 2018.
- [5] B. Grabowski, C. Ripoll, Électronique, 5^e Edition, Dunod, 2008.
- [6] J. Duveau, M. Pasquinelli, M. Tholomier, Electronique, IUT 1re année, 2e Edition, Dunod, 2017.
- [7] T. Neffati, Introduction à l'électronique analogique Cours et exercices corrigés, Dunod, 2008.
- [8] B. Haraoubia, Les amplificateurs opérationnels, ENAG Edition, 1994.
- [9] http://www.elektronique.fr Cours et montage d'électroniques : Montages de base de l'amplificateur opérationnel (AOP), [consulté le 12/02/2021].
- [10] http://public.iutenligne.net J.L. Bach, D. Poiraud, Les comparateurs en électronique, cours de l'IUT de Lille, France, [consulté le 12/02/2021].
- [11] J.M. Dutertre, Conception avancées des circuits intégrés analogiques. Convertisseurs A/N et N/A. Cours de l'école national supérieur. France, 2009.
- [12] J.M. Poitevin, Electronique analogique et numérique, 2e édition, Dunod, 2008.
- [13] R.M. Marston, 110 études pratiques de générateurs de signaux, Eyrolles, Paris, 1978.