Etude des effets NBTI et PBTI sur la fiabilite des dispositifs MOS

Abstract

La miniaturisation des composants électroniques a entraîné une réduction accélérée de l'épaisseur du diélectrique de la grille des transistors d'un nœud technologique à un autre. Ceci a induit une augmentation du champ électrique de la grille ainsi qu'une augmentation de la température de fonctionnement des circuits intégrés (CI's). En conséquence, plusieurs problèmes de fiabilité des CI's sont apparus, en particulier Negative/Positive Bias Temperature Instability (N/PBTI). En effet, le BTI influence le fonctionnement des CI's ainsi que leurs durées de vie en créant des pièges à l'interface (Si/SiO2) et dans l'oxyde de grille. De ce fait, la compréhension des mécanismes de formation des pièges, créés à l'interface substrat/isolant et dans la région d'oxyde près de l'interface, est importante et utile pour la modélisation de la dégradation NBTI et la prédiction de la durée de vie des composants. Ainsi donc, l'objectif de cette thèse est la caractérisation électrique de la dégradation NBTI en utilisant de nouvelles méthodes et de nouveaux concepts afin de mieux appréhender et analyser les pièges impliqués dans la dégradation NBTI, et par voie de conséquence développer des modèles fiables pour prédire la durée de vie des dispositifs. A cet effet, nous proposons une nouvelle méthode, nommée On The Fly Oxide Trap (OTFOT), pour extraire la dégradation NBTI. En utilisant le pompage de charge à haute et basse fréquences. La méthode OTFOT permet d'extraire et de séparer les densités des pièges d'interface (ÀNit) et d'oxyde prés de l'interface " border trap " (ÀNbt) et aussi leurs contributions à la dérive de la tension de seuil ( Vth) sans recourir à d'autres méthodes complémentaires. De plus, nous avons exploré la génération et l'évolution de la distribution de ÀNit en fonction de la longueur du canal. Nous avons trouvé que la densité ÀNit, induite par le stress NBTI, n'est pas uniforme le long du canal. Les résultats expérimentaux révèlent une propagation de la dégradation. Cette dernière commence à partir des bords source/drain et puis pénètre au centre du canal. Elle est accélérée par la température et le champ électrique jusqu'à la saturation. Cependant, l'accélération par le champ électrique et plus important que celle de la température. Aussi, les transistors à canaux courts se dégradent plus rapidement que ceux à canaux longs. Finalement, Nous avons aussi scanné le profile de Nbt en fonction de la profondeur (Z) dans l'oxyde de grille prés de l'interface des transistors PMOS. Selon nos données expérimentales, l'exposant (n) de la loi en puissance (tn) qui gère l'évolution temporelle de Nbt, ainsi que l'énergie apparente d'activation (Ea,eff) diminuent avec la température (T) et la tension (VGstr) de stress. En outre, le moment dipolaire effectif (aeff) et l'énergie d'activation (Ea) (indépendante du champ électrique) ont montré une dépendance linéaire avec Z. Ceci peut expliquer la variation de n et Ea,eff avec T et VGstr. En effet, leur diminution peut être causée par la contribution cumulative des pièges ayant différentes énergies d'activation et différents moments dipolaires. Nous avons suggéré que ces pièges sont probablement liés à la famille de défauts O3-xSixSi-H (ou le centre complexe Pb hydrogéné) localisé dans la région sub-oxyde prés de l'interface