Depot Institutionnel de l'UMBB >
Publications Scientifiques >
Communications Internationales >
Veuillez utiliser cette adresse pour citer ce document :
http://dlibrary.univ-boumerdes.dz:8080/handle/123456789/3033
|
Titre: | Nouveau wrapper P1500 incorporant une structure bist pour le test des IP et des interconnexions d'un SoC |
Auteur(s): | Larab, Abdelaziz Khouas, Abdelhakim |
Mots-clés: | SOC Modules IP Wrapper P1500 BIST |
Date de publication: | 2005 |
Editeur: | IEEE |
Collection/Numéro: | Conference on Electrical and Computer Engineering;PP. 1902-1905 |
Résumé: | Cette article présente une nouvelle architecture pour le
test de modules pré-conçus « Intellectual Properties » (IP) et
leurs interconnexions au niveau de systèmes intégrés sur une
seule puce « System-On-Chip » (SOC). Cette nouvelle
architecture de test combine la norme IEEE P1500 et la
technique du test intégré « Built-In Self-Test » (BIST) dans une
même structure de test configurable. L’architecture de test
proposée permet principalement de réduire la surface de
silicium additionnelle et d’assurer avec ses différents modes de
test une bonne qualité de test sans dégradation de
performances. Pour valider notre approche, nous avons
comparé les surfaces obtenues pour certains circuits
benchmark encapsulés en utilisant la nouvelle structure de test
avec celles obtenues en utilisant une structure de test
conventionnelle. Nous avons obtenu une moyenne de 5,35% de
réduction de surface, le gain en surface varie entre 9,87% et
0,84%. |
URI/URL: | http://dlibrary.univ-boumerdes.dz:8080/handle/123456789/3033 |
ISSN: | 0-7803-8886-0 |
Collection(s) : | Communications Internationales
|
Fichier(s) constituant ce document :
|
Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.
|