FPGA-based DTC method for three level inverter-fed induction motor speed

	À propos de l'application DSpace

	Accueil

Parcourir le dépôt par :
	Communautés et collections
	Issue Date
	Author
	Title
	Subject

Services personnalisés :
	Recevoir les nouveautés
	Espace personnel utilisateurs autorisés
	Modifier mon profil


	À propos de DSpace

Veuillez utiliser cette adresse pour citer ce document : http://dlibrary.univ-boumerdes.dz:8080/handle/123456789/6644

Titre:	FPGA-based DTC method for three level inverter-fed induction motor speed
Auteur(s):	Douib, Lyamine Douib, Lyamine Bencheikh, Fares Metidji, B. Kheldoun, Aissa
Mots-clés:	DTC VHDL FPGA
Date de publication:	2017
Editeur:	IEEE
Collection/Numéro:	2017 5th International Conference on Electrical Engineering - Boumerdes (ICEE-B);
Résumé:	The paper presents the natural extension DTC principle of three level diode clamped voltage inverter fed induction motor. This technique is based on a simple algorithm using look-up table for a three-level inverter established from a standard two-level inverter. The control algorithm is implemented using Field Programmable Gate Arrays (FPGA) with VHDL coding
URI/URL:	https://ieeexplore.ieee.org/document/8192095 http://dlibrary.univ-boumerdes.dz:8080/handle/123456789/6644
ISBN:	978-1-5386-0687-2
Collection(s) :	Communications Internationales

Fichier(s) constituant ce document :

Fichier	Description	Taille	Format
FPGA-based DTC method for three level inverter-fed induction motor speed(.pdf		746,67 kB	Adobe PDF	Voir/Ouvrir

Ce site utilise l'application DSpace, Version 1.4.1 - Commentaires